搜索【（verilog语言）】的结果

基于FPGA的Verilog语言的数字电压表

性能： ① 用EDA实训仪的I/O设备和PLD芯片实现数字电压表的设计，用4只八段数码管显示被测电压的结果。 ② 测量范围为0V～5V，测量精度为0.001V。 ③ 可以用EDA实训仪上的A/D输入端口直接测量直流电压。 ④ 测试仪应具有安全性和可靠性。

2021-06-13 22:28:54 970KB FPGA Verilog ADC0809

1

低通滤波器Verilog语言设计

使用Verilog语言设计一个低通滤波器，低通滤波器设计参数为35、51、80、113、146、175、198和210。

2021-06-12 12:29:14 4KB FPGA Verilog

1

verilog语言实现单周期CPU（使用vivado软件）.zip

这是计算机组成原理课设，基于verilog实现的单周期CPU代码，实现了add, addu, addi, addiu, sub, slt, and, or, xor, beq, j, sw, lw, lui,andi，addu，ori，xori，共18条指令，能够运行简单的冒泡排序。内含单周期图。

2021-06-12 09:04:00 503KB verilog vivado 单周期CPU

IEEE_standard_Verilog_HDL1364_2001.pdf

IEEE_standard_Verilog_HDL1364_2001

2021-06-10 20:03:25 2.41MB Verilog语言规范

1

差分编码 Verilog语言

差分编码 Verilog语言 DPSK中BPSK调制之前的

2021-06-04 10:37:06 839B 差分编码 Verilog语言

1

verilog语言利用FIFO的串口程序收发两端

verilog语言利用FIFO的串口程序收发两端，顶层模块设计，易于移植，收发两端在一个工程里面。

2021-06-04 08:45:52 545KB verilog FIFO 串口

1

基于FPGA的Verilog语言TLC3578驱动程序

基于FPGA的Verilog语言TLC3578驱动程序，只选用了通道0和通道1.

2021-06-03 16:31:56 6KB FPGA Verilog TLC3578驱动

1

单周期CPU实现（verilog语言，使用vivado软件）

这是计算机组成原理课设，基于verilog实现的单周期CPU代码，实现了add, addu, addi, addiu, sub, slt, and, or, xor, beq, j, sw, lw, lui,andi，addu，ori，xori，共18条指令，能够运行简单的冒泡排序。内含实验报告。

2021-05-27 22:02:39 717KB verilog 单周期CPU 冒泡排序 计算机组成原理

Verilog 语言实现2倍频程序

简单的verilog程序，实现输出信号为输入信号的2倍频。

2021-05-24 11:32:09 280B CPLD Verilog 倍频

1

XHDL之VHDL与Verilog语言互相转化

完美支持FPGA编写的vhdl语言与Verilog语言之间的互相转化，便于初学者同时掌握两种语言，以及更好地学习FPGA

2021-05-16 12:46:28 19.25MB vhdl_Verilog

1