用Verilog 语言实现alu的设计
Verilog HDL是一种硬件描述语言（HDL:Hardware Description Language），以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。 Verilog HDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由Gateway Design Automation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准。
文件下载
评论信息
-
-
-
qq_41095600 :4位alu，这么简单还贵2020-12-12 -
其他资源
- sentinel-RMS8.5-license 解码及重新生成工具
- 王者荣耀官网资讯模版
- MATLAB GUI语音信号特征提取
- 微机原理课程设计（各种）
- 多加热炉炉温检测课程设计报告
- 51单片机完整开发板的proteus仿真，供大家学习参考
- Micro_USB原理图及封装（直插）
- KPCI-840 光隔开关量16路输入16路输出卡
- fb_show_bmp.zip
- C# 读取USB外设消息（MIDI为例）
- 任务管理系统（PHP+MYSQL）
- UML系统建模实例
- site-1.4.3.zip
- 简单浏览器实现代码
- FxSound Enhancer v13.026 ZH-CN.zip
- Odin Inspector and Serializer 3.0.1.7z
- SethsPortfolio：具有我的投资组合和联系信息的我的个人网站-源码
- cocos2dxAPI文档中文版
- c#语言C/S构架的TCP文件传输测试程序
- 卡马克卷轴算法android版
- OFDM的频偏估计算法及其仿真结果
- stm32f103x系列常用芯片引脚图
- RDA5820技术资料参考源码
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明