搜索【乘法器；】的结果

EDA4X4无符号乘法器实验步骤

EDA基于quartersⅡ的4X4无符号乘法器实验步骤详细

2021-11-23 18:30:50 610KB EDA、乘法器

1

Wallace+16位超前进位加法器.zip

基于Verilog代码实现的Wallace树8*8乘法器+16位超前进位加法器

2021-11-23 18:16:21 3KB Verilog Wallace 超前进位 乘法器

1

ＶＨＤＬ编写一个四位无符号乘法器

ＶＨＤＬ编写一个四位无符号乘法器ＶＨＤＬ编写一个四位无符号乘法器ＶＨＤＬ编写一个四位无符号乘法器ＶＨＤＬ编写一个四位无符号乘法器ＶＨＤＬ编写一个四位无符号乘法器ＶＨＤＬ编写一个四位无符号乘法器

2021-11-22 22:28:59 14KB 乘法器

1

verilog实现的4位逐次进位乘法器

利用verilog语言实现了逐次进位乘法器，延时达到3.549ns，资源使用了24个LUT

2021-11-21 19:39:17 757B 逐次进位 乘法器

1

EDA课程设计论文——乘法器

EDA课程设计论文——EDA课程设计论文——乘法器乘法器EDA课程设计论文——乘法器

2021-11-21 16:53:59 704KB EDA课程设计论文——乘法器

1

基于VHDL 语言的浮点乘法器的硬件实现

本文提出了一种基于VHDL 语言的浮点乘法器的硬件实现方法, 就是用VHDL 语言描述设计文件, 用 FPGA 实现浮点乘法, 并在Maxplus2 上进行了模拟仿真, 得到了很好的结果. 该浮点乘法可以实现任意位的乘法运算.

2021-11-17 06:53:39 177KB 浮点乘法器 VHDL

1

无符号乘法器累加器

Verilog HDL中的一个8比特无符号乘法器累加器设计，它具有寄存I/O端口，支持同步装入。综合工具能够探测HDL代码中的乘法器累加器设计，自动推断出altmult_accum宏功能，提供最优结果。

2021-11-16 12:15:59 557B verilog FPGA

1

基于FPGA Verilog的并行乘法器设计

Verilog 串行流水线式DSP乘法器设计，代码通过仿真以及下板调试，从输入到输出只用了三个时钟周期

2021-11-11 23:10:33 2KB Verilog FPGA DSP

1

FPGA乘法器设计

基于FPGA的移位乘法器设计，包含可实现的代码及文档，可用Quartus进行仿真实验

2021-11-11 01:35:34 617KB FPGA 乘法器

1

MULISM电路仿真

模拟乘法器，完成调幅解调，分频混频功能进行电路设计、并用EWB,multisim或Pspice 或ADS软件进行电路仿真和电路调试。至少实现如下功能： a) 单音普通调幅波，调制度可调；双边带调幅波。 b) 混频功能 c) 二倍频。 d) 自行设计其他功能

2021-11-10 10:55:21 262KB 模拟乘法器

1