搜索【verilog实现】的结果

通信收发信机的Verilog实现与仿真

通信收发信机的Verilog实现与仿真,好书，可以看看，经典！

2022-01-05 11:07:32 43.46MB 通信Verilog

1

verilog实现的处理器设计代码（arm）.zip

verilog实现的处理器设计代码（arm）！可供参考！

2022-01-05 00:31:40 1.19MB verilog 处理器 设计代码

1

Verilog实现闰年的判断(ISE8.21中调试通过

2021-12-31 15:00:26 158KB fpga Verilog 闰年 ise

1

verilog实现2-ASK调制解调

使用verilog HDL硬件语言实现2-ASK 的调制解调

2021-12-25 10:33:49 568B verilog 2-ASK 调制解调

1

verilog 实现qpsk调制解调

应用verilog硬件语言对qpsk调制解调系统进行编写，以实现其功能。用的quartus ii 开发，使用Verilog语言

2021-12-22 21:12:30 75B verilog fpga vhdl

1

中值滤波器 verilog实现

中值滤波器的V e r i l o g 实现代码，已通过测试，，可直接使用

2021-12-20 18:15:04 1KB mid_fl verilo fpga

1

hdb3编码的Verilog实现

用Verilog语言实现的hdb3编码，程序有点复杂，高手交流交流，给我简单的实现方法。我的程序是用实现8位编码。

2021-12-20 11:56:19 1KB hdb3 Verilog 编码

1

WISHBONE接口的UART（Verilog实现）

WISHBONE接口的UART（Verilog实现）内部包含说明文档、源代码、测试平台和工程文件学习verilong非常好的资料

2021-12-20 11:03:19 279KB UART 软核 verilog wishbone

1

相当经典的设计方法Verilog实现数据排序的代码

Verilog相当经典的设计方法经典的 sorting_order.rar 975 Bytes, 下载次数: 255 , 下载积分: 资产 -2 信元, 下载支出 2 信元

2021-12-18 11:13:40 975B Verilog 实现代码 数据排序

1

verilog实现地铁系统售票

使用 verilog 实现地铁售票

2021-12-17 16:39:25 226KB verilog 地铁售票

1