开源I2C代码,使用wishbone接口
2021-06-17 13:07:18 213KB fpga/cpld
1
VHDL课程设计(数字钟)VHDL课程设计(数字钟)VHDL课程设计(数字钟)VHDL课程设计(数字钟)VHDL课程设计(数字钟)VHDL课程设计(数字钟)VHDL课程设计(数字钟)
2021-06-16 17:08:29 430KB EDA VHDL verlog FPGA CPLD
1
基于FPGA的抢答器,VHDL语言设计。 人数任意设置,倒计时任意设置,分频系数任意设置。 数码管显示抢答编号。 蜂鸣器提示。 代码含中文注释。
2021-06-13 12:30:57 5KB fpga/cpld vhdl 抢答器 quartus
1
常见的Verilog语法
2021-06-12 13:02:18 3KB fpga/cpld
1
关于AD7606的FPGA资料
2021-06-12 13:02:18 19KB fpga/cpld
1
STM32与FPGA之间实现SPI通信
2021-06-12 13:02:17 745KB fpga/cpld stm32
1
vhdl例程集锦 vhdl例程集锦vhdl例程集锦
2021-06-11 03:50:46 165KB vhdl fpga cpld
1
流水线CPU设计,基于MIPS指令集,在vivado平台
2021-06-09 16:05:50 1.38MB fpga/cpld
1
systemverilog官方文档
2021-06-08 18:04:47 8.64MB 数字IC设计 数字IC验证 fpga/cpld
1
FPGA密码锁程序,采用Quartus软件调试,VHDL语言编写,实现了密码的预设、更改、错误报警功能,密码的输入和确认来自4*4键盘
2021-06-05 21:37:11 514KB fpga/cpld vhdl 密码锁 行列键盘
1