PCIe Solutions on Xilinx FPGAs初学者指南

5PCI体系结构概述PCI总线的基本知识第3章PCI总线的数据交换

XILINX官方pg195_pcie资料中文版

Verilog PCI Express组件自述文件 有关更多信息和更新： : GitHub存储库： : 介绍 PCI Express相关组件的集合。 包括PCIe至AXI和AXI lite桥接器，简单的PCIe AXI DMA引擎以及灵活的高性能DMA子系统。 当前支持使用64位和512位接口的Xilinx Ultrascale和Ultrascale Plus PCIe硬IP内核。 包括利用完整cocotb测试平台。 文献资料 PCIe AXI和AXI lite主站 pcie_us_axi_master和pcie_us_axil_master模块提供了PCIe和AXI之间的桥梁。 这些可用于实现PCIe BAR。 pcie_us_axil_master模块是一个非常简单的模块，用于提供寄存器访问，仅支持32位操作。 pcie_us_axi_master模块更加复杂，将PCIe操

PIPE协议，PHY Interface For the PCI Express, SATA, USB 3.1, DisplayPort, and Converged I0 Architectures Version 5.2.1

PCIE PIPE 3.0协议，PCIE协议的补充部分，开发PHY层必备

Realtek PCIe GBE Family Controller Win7-64位驱动

How to enable PCIE internal Clock on i.MX8QXP.pdf

开放的PCIe5.0协议规范文档

PCIE协议详细文档，供硬件人员与驱动开发人员进行参考。内容很详细，仔细慢慢阅读，希望对大家有所帮助，对PCIE协议有一个较为深刻的认识。