搜索【硬件实现】的结果

一种硬件实现的数字语音网络会议终端

数字语音网络会议系统是专用的会议系统。介绍了数字语音网络会议终端硬件平台的设计和实现，提出了DSP+FPGA的硬件结构，DSP中的软件基于DSP/BIOS实时操作系统开发，由FPGA完成网络通信硬件功能。

2021-02-01 11:15:52 930KB 网络会议系统 DSP/BIOS 实时操作系统 FPGA

1

AES解密硬件实现

采用Verilog硬件描述语言，实现了AES解密算法，对于密码算法学习使用和安全芯片设计具有较大帮助

2020-01-10 03:13:39 51.69MB AES解密硬

1

Secure Boot以及软件-硬件实现方案

一个很详细的secure boot实现方案的介绍，讲了软件的使用及硬件的支持等过程，较为细致的讲述了嵌入式系统的boot过程

2020-01-10 03:05:58 1.88MB secure boot

1

axi总线的硬件实现--台湾交通大学硕士论文

本论文来自台湾交通大学，描述AXI总线协议的硬件实现，对于准备了解AXI总线的兄弟比较有用。

2019-12-21 22:24:49 1.23MB AXI 实现

1

CRC串行和并行的算法及硬件实现详解

关于CRC校验码的详尽分析和描述，对串行和并行的原理进行了阐述，然后利用Quartus软件绘制出电路原理图，有设计的总结以及详细的仿真过程。

2019-12-21 22:22:25 1.45MB CRC串行 CRC并行 算法硬件

1

DES算法硬件实现

采用Verilog硬件描述语言，快速实现了DES算法，对于密码学习和安全芯片设计具有较大帮助

2019-12-21 21:50:08 8.06MB DES硬件实

1

51单片机控制步进电机软硬件实现

51单片机实现步进电机（39BYG316/28BYJ48）的启停，圈数设定，正反转，速率调整，LCD1602显示等调节硬件实现(原理图,PCB)+软件实现(keil4代码)

2019-12-21 21:47:18 2.3MB 嵌入式 STC89C52RC 步进电机 驱动

1

EDA课程设计完整版---数字秒表(设计报告+仿真文件+硬件实现+仿真截图) 这是本人的课程设计，内容详尽，并包括下载到实验箱生成的文件还有相应截图。

2019-12-21 20:58:20 9.74MB 数字秒表 课程设计

1

利用VHDL语言设计基于计算机电路中时钟脉冲原理的数字秒表。该数字秒表能对 0秒～59分59.99秒范围进行计时，显示最长时间是59分59秒，超过该时间能够进行报警。计时精度达到10ms。设计了复位开关和启停开关。复位开关可以在任何情况下使用，使用以后计时器清零，并做好下一次计时的准备。

2019-12-21 20:56:14 8KB 数字时钟

1

数字钟（protues仿真，纯硬件实现，功能完整）

自己原创的数字逻辑课设，用纯硬件实现的数字钟（万年历），能够判断闰年、平年以及月大、月小，有调时和整点报时功能

2019-12-21 20:53:45 46KB 数字逻辑

1