该项目时qt做的图形化上位机。将BX-5(M)K6K（YY）通讯协议进行解析，存放在一个结构体中。并显示出来

在使用最新模数转换器（ADC）和数模转换器（DAC）设计系统时，我已知道了很多有关JESD204B接口标准的信息，这些器件使用该协议与FPGA通信。有一个没有深入讨论的主题就是解决ADC至FPGA 和FPGA 至DAC链路问题的协议部分，这两种链路本来就是相同的TX 至RX系统。作为一名应用工程师，所需要的就是了解其中的细微差别，这样才能充分利用JESD204B通过现有LVDS和CMOS接口提供的优势。 　　有了JESD204B，无需再： 　　● 使用数据接口时钟（嵌入在比特流中） 　　● 担心信道偏移（信道对齐可修复该问题） 　　● 使用大量I/O（高速串行解串器实现高吞吐量）

WLAN标准GB15629．11安全机制—WAPI协议解析.pdf

eterm协议最新版 2020年 1月30号更新

中航信协议解析

一个基于Qt的串口通信协议解析和串口通信的程序，能实现串口的读写，和自定串口协议的解析，十分方便。

eterm协议最新版 2020年 1月30号更新

中航信协议解析

根据 IEC104规约及软件系统，编写的通讯规约报文流程及协议解析

The PHY Interface for the PCI Express, SATA, and USB SuperSpeed Architectures (PIPE) is intended to enable the development of functionally equivalent PCI Express, SATA and USB SuperSpeed PHY's. Such PHY's can be delivered as discrete IC's or as macrocells for inclusion in ASIC designs. The specification defines a set of PHY functions which must be incorporated in a PIPE compliant PHY, and it defines a standard interface between such a PHY and a Media Access Layer (MAC) & Link Layer ASIC. It is not the intent of this specification to define the internal architecture or design of a compliant PHY chip or macrocell. The PIPE specification is defined to allow various approaches to be used. Where possible the PIPE specification references the PCI Express base specification, SATA 3.0 Specification or USB 3.10 Specification rather than repeating its content. In case of conflicts, the PCI-Express Base Specification, SATA 3.0 specification and USB 3.10 Specification shall supersede the PIPE spec.