接口/总线/驱动中的JESD204B协议解析

上传者: 38717843 | 上传时间: 2021-10-14 14:34:31 | 文件大小: 73KB | 文件类型: -
在使用最新模数转换器(ADC)和数模转换器(DAC)设计系统时,我已知道了很多有关JESD204B接口标准的信息,这些器件使用该协议与FPGA通信。有一个没有深入讨论的主题就是解决ADC至FPGA 和FPGA 至DAC链路问题的协议部分,这两种链路本来就是相同的TX 至RX系统。作为一名应用工程师,所需要的就是了解其中的细微差别,这样才能充分利用JESD204B通过现有LVDS和CMOS接口提供的优势。
  有了JESD204B,无需再:
  ● 使用数据接口时钟(嵌入在比特流中)
  ● 担心信道偏移(信道对齐可修复该问题)
  ● 使用大量I/O(高速串行解串器实现高吞吐量)

文件下载

评论信息

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明