湖南大学微机原理与接口技术期末考试题 湖南大学微机原理与接口技术期末考试题
1
Experiment Purpose 1 Be familiar with the commonly used image file format and format conversion 2 Familiar with images of the matrix display method Gray black and white index color 3 Familiar with images of the matrix format conversion
2022-12-30 18:25:59 528KB 海南大学 数字图像处理 实验一
1
湖南大学 微机原理与接口试题.。。。。。。。。。。。。。。。。。。。。。。。。。。
2022-12-30 18:23:46 27KB 微机原理与接口
1
操作系统是管理计算机硬件与软件资源的计算机程序,同时也是计算机系统的内核与基石。操作系统需要处理如管理与配置内存、决定系统资源供需的优先次序、控制输入设备与输出设备、操作网络与管理文件系统等基本事务。操作系统也提供一个让用户与系统交互的操作界面
2022-12-30 17:34:04 682KB 操作系统 期末测试 大学期末考试
1
总共七次实验,这里面有后六次的实验报告,没有第一次的实验报告。 内容非常详细,实验分数应该可以很高。 实验报告制作不易,所以收费。 代码源程序不收费。
2022-12-30 11:29:13 1.36MB java
1
随机过程 东华大学 信息学院 随机过程 东华大学 信息学院
2022-12-29 21:51:13 4.16MB 随机过程
1
用硬件描述语言(Verilog)设计单周期CPU,支持如下指令集: { lw,sw,addu,subu, ori, sll, srl, beq,bne } 用仿真软件Modelsim对汇编程序进行仿真测试. 1. 熟悉硬件描述语言(Verilog)和仿真软件Modelsim; 2. 用硬件描述语言(Verilog)设计程序计数器模块(PcUnit); 3. 用硬件描述语言(Verilog)设计指令存储器模块(IM); 4.用硬件描述语言(Verilog)设计寄存器模块(GPR); 5.用硬件描述语言(Verilog)设计数据扩展模块(Extender); 6. 用硬件描述语言(Verilog)设计运算器模块(Alu); 7. 用硬件描述语言(Verilog)设计数据存储器模块(DMem); 8. 用硬件描述语言(Verilog)设计控制器模块(Ctrl); 9. 用硬件描述语言(Verilog)设计整机连接模块(Mips); 10.完成上述汇编程序的仿真调试。
2022-12-29 20:19:16 2.64MB mips 单周期CPU modelsim verilog
1
2012年华中科技大学电信系考研824《信号与线性系统》真题及答案(科学硕士)
2022-12-29 17:45:20 177KB 2012 华中科技大学 考研 信号与系统
1
2022年山东科技大学计算机图形学实验代码(基础代码)(可直接运行) 包括: 绘制任意斜率的直线段 交互式绘制多边形 二维几何变换 直线段裁剪 立方体线框模型正交投影 立方体线框模型透视投影 动态三视图 动态绘制Bezier曲线 交互式三次B样条曲线 旋转的Koch雪花 颜色渐变立方体 地理划分线框球 交叉条消隐 立方体光照模型 球体Gouraud光照模型 球体Phong光照模型 立方体纹理映射
2022-12-29 17:16:16 66.2MB 计算机图形学
1
本资源包含可视化技术这门课程的全部资料,其中,大作业部分是我们最难解决的一项,本资源中包含了所有的作业及答案,大作业也是本人亲手做的,包含了实验的代码及结果图。最终本人这门课程94分,各位放心使用。
2022-12-29 14:14:56 733.15MB 可视化技术 山东师范大学 大作业
1