大部分的ESD电流来自电路外部，因此ESD保护电路一般设计在PAD旁，I/O电路内部。典型的I/O电路由输出驱动和输入接收器两部分组成。ESD 通过PAD导入芯片内部，因此I/O里所有与PAD直接相连的器件都需要建立与之平行的ESD低阻旁路，将ESD电流引入电压线，再由电压线分布到芯片各个管脚，降低ESD的影响。
2024-01-14 23:56:17
96KB
1
在超大规模集成电路( VLSI) 设计中, 随着深亚微米技术的应用、芯片集成度的不断提高以及
系统工作频率的加快, 均导致了集成电路的功耗越来越大. 而功耗的增大, 一方面影响了依赖电池
供电的便携式设备的使用, 另一方面芯片的过热也使系统的可靠性降低. 这使得低功耗设计技术日
益成为VLSI 设计者关注的热点. 美国半导体工业联合会在1992 年已确认低功耗技术是当前集成
电路设计的一个紧急技术需要。
2023-04-06 12:49:15
231KB
1
这是2000版的《半导体集成电路 CMOS电路测试方法的基本原理》 国标
2023-01-07 22:40:26
688KB
1
CMOS电路模拟与设计-基于Hspice 348页 24.4M.pdf
2022-06-11 07:31:04
19.91MB
1
本书是cmos集成电路设计领域的一部力作，是作者20多年教学和研究成果的总结，内容涵盖电路设计流程、eda软件、工艺集成、器件、模型、数字和模拟集成电路设计等诸多方面，由基础到前沿，由浅入深,结构合理，特色鲜明。
2022-05-09 14:10:40
46.41MB
1
在弱信号放大的情况下，尤其是对弱电流放大的情况下，有可能需要在运放的输入端加一个保护环（guard ring，或称屏蔽环)，目的是抑制漏电流对运放输入端造成影响
2022-03-28 14:59:26
301KB
1
CMOS Scaling理论下器件特征尺寸越来越小,这使得CMOS电路结构中的闩锁效应日
益突出。闩锁是CMOS电路结构所固有的寄生效应,这种寄生的双极晶体管一旦被外界条件触发,
会在电源与地之间形成大电流通路,导致器件失效。
2022-03-25 19:35:10
436KB
1