针对NAND Flash应用，完成了并行化BCH编译码器硬件设计。采用寄存器传输级硬件描述语言，利用LFSR电路、计算伴随式、求解关键方程、Chien搜索算法等技术方法完成了BCH编译码算法在FPGA上的硬件实现。相比于传统串行实现方案，采用并行化实现提高了编译码器的速度。搭建了基于SoPC技术的嵌入式验证平台，在Nios处理器的控制下能快速高效地完成对BCH编译码算法的验证，具有测试环境可配置、测试向量覆盖率高、测试流程智能化的特点。

有关于BCH编译码的过程分析，对于理解BCH码很有帮助，有些内容是论文里的具体应用化

BCH码是循环码的一个重要子类，它具有纠多个错误的能力，BCH码有严密的代数理论，是目前研究最透彻的一类码。它的生成多项式与最小码距之间有密切的关系，人们可以根据所要求的纠错能力t很容易构造出BCH码，它们的译码器也容易实现，是线性分组码中应用最普遍的一类码。

实现BCH码的编译码，可自行设置（n,k,t），分别仿真了在AWGN 信道下qpsk/16qam等调制方式的误码率，采用MAP软解调。

码长和冗余可自定的rs码，无需任何扩展库就可运行

BCH码编译码-BCH编译码.rar 分享给大家

BCH 编译码的简单程序，有详细注解。可运行。看了这个编程基本就入门了。

详细讲述了BCH编、译码原理及实现方式，从理论上推导出BCH码的生成方式和实现技巧。

这是一篇关于DVB-S2中BCH码的分析以及FPGA实现的论文

bch编译码源程序，针对（31,21）（31,15）两种，以调试通过