BCH编译码器的FPGA设计及SoPC验证
针对NAND Flash应用，完成了并行化BCH编译码器硬件设计。采用寄存器传输级硬件描述语言，利用LFSR电路、计算伴随式、求解关键方程、Chien搜索算法等技术方法完成了BCH编译码算法在FPGA上的硬件实现。相比于传统串行实现方案，采用并行化实现提高了编译码器的速度。搭建了基于SoPC技术的嵌入式验证平台，在Nios处理器的控制下能快速高效地完成对BCH编译码算法的验证，具有测试环境可配置、测试向量覆盖率高、测试流程智能化的特点。
文件下载
评论信息
其他资源
- 读取SEGY文件并图形和数据显示
- stm32 ADC采集DAC电压并显示在串口调试助手
- VdhCoAppSetup-1.2.4.exe Video DownloadHelper Companion App 1.2.4
- X-tile(v3.6.1)包含.NET Framework 2.zip
- 蚁群算法c#编程实现
- aiot_sign_test.7z
- 福特车IDS软件简介及使用方法练习
- 读秀书签获取软件
- 基于Kinect的虚拟现实跑步机设计毕设论文.docx
- Design of Analog CMOS Integrated Circuits 拉扎维 第二版
- 上位机采集电流电压信息。做校准
- Catalyst by Tutorials v1.zip
- 从敏捷的业务目标论软件开发
- 全能充全国综合缴费营业厅系统 v12.6.zip
- asp.net 数据增删查改的简易项目网页demo（适合新手）
- 产业互联网行业2019回顾与2020展望报告：蓄势，产业变革的11组关键词.pdf
- Odin3_v3.14.4.zip
- 2019全球及中国二手车行业研究与商业投资决策分析报告.pdf
- 基于ADE7878的多路电量检测系统设计
- unity的Navigation寻路例子,完整的例子.
- 摆线针轮减速机图库
- android仿K歌达人
- 运用java实现简单的浏览器功能
- ANSYS 基本过程手册
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明