• 自我介绍，然后针对项目实习进行提问。 • sdram仲裁模块设计：面试官询问了我关于sdram（同步动态随机存取存储器）仲裁模块的设计思路，这可能涉及到如何高效地管理多个设备或进程对sdram的访问，确保数据一致性和性能优化。 • FIFO设计：我们探讨了FIFO（先进先出队列）是否使用了现成的IP核（知识产权核），并假设如果我自己设计FIFO时可能遇到的难点，如同步问题、缓冲区管理、性能优化等。 • 跨时钟域问题：讨论了跨时钟域信号同步的挑战，特别是信号展宽（metastability）的解决策略，这是确保数据在不同时钟域间可靠传输的关键。 • TMDS编码流程：面试官询问了我TMDS（Transition Minimized Differential Signaling，转换最小化差分信号）编码的具体流程，这通常涉及视频或高速数据传输领域，要求我对数据传输协议有深入理解。 • 项目调试方法：面试官要求我分享在项目中如何进行调试的经验，包括使用的工具、调试策略及问题解决过程。 ### 2024小米SOC面试经验解析 #### 自我介绍与项目实习提问 在面试开始阶段，首先需要准备一份简洁而全面的自我介绍。这一环节不仅能够展示个人背景、教育经历以及工作经历，更重要的是突出与应聘职位相关的技能和经验。例如，在应聘小米SOC岗位时，可以强调自己在半导体设计领域的专业知识、参与过的具体项目以及解决过的技术难题。接下来，面试官可能会根据你的项目经历提出具体问题，以了解你在实际工作中解决问题的能力和思维方式。 #### SDRAM仲裁模块设计 SDRAM仲裁模块是SOC设计中的一个重要组成部分，其主要功能在于管理和协调多个处理器或其他硬件设备对SDRAM的访问请求，以确保数据的一致性和系统的整体性能。设计一个高效的SDRAM仲裁模块需要考虑以下几个关键因素： - **访问请求管理**：合理安排不同设备的访问顺序，避免冲突，提高内存带宽利用率。 - **数据一致性**：确保多设备之间的数据交换不会造成数据损坏或丢失。 - **性能优化**：通过合理的算法设计减少等待时间，加快数据处理速度。 - **可扩展性**：考虑到未来系统升级的需求，设计时应预留一定的扩展空间。 #### FIFO设计 FIFO（First In First Out，先进先出队列）是一种常用的缓存机制，广泛应用于数据通信和处理系统中。在SOC设计中，FIFO用于缓存数据以实现不同速度部件之间的数据传输。设计一个可靠的FIFO需要关注以下几点： - **同步问题**：确保数据正确地从写端口传送到读端口，避免数据损坏。 - **缓冲区管理**：有效管理缓冲区的填充状态，防止溢出或下溢情况的发生。 - **性能优化**：通过对读写操作的优化，减少延迟，提高效率。 - **IP核选择**：评估是否使用现成的IP核，或者自行设计以满足特定需求。 #### 跨时钟域问题 跨时钟域是指在不同的时钟频率或相位之间传输数据的情况。在SOC设计中，跨时钟域信号同步是一项极具挑战性的任务，因为不同时钟域间的信号可能会出现不稳定状态（metastability）。解决这个问题的方法包括但不限于： - **异步FIFO**：通过使用异步FIFO来缓存数据，确保数据在两个时钟域间稳定传输。 - **握手协议**：使用握手协议来控制数据的发送和接收，确保数据的完整性。 - **锁相环技术**：利用PLL（Phase-Locked Loop）等技术生成稳定的时钟信号，减少不稳定状态发生的概率。 #### TMDS编码流程 TMDS（Transition Minimized Differential Signaling，转换最小化差分信号）是一种用于高速数据传输的技术，常用于HDMI和DisplayPort等标准中。它通过减少信号的边沿跳变次数来降低电磁干扰，并提高信号质量。TMDS编码的具体流程包括： - **数据编码**：将原始数据转换为经过编码的格式，减少信号跳变。 - **时钟恢复**：接收端从接收到的数据流中恢复时钟信号。 - **纠错机制**：在接收端进行错误检测和纠正，确保数据传输的准确性。 #### 项目调试方法 在SOC设计中，有效的调试技巧对于发现和解决问题至关重要。常见的调试方法包括： - **使用仿真工具**：通过仿真软件重现问题场景，分析数据流和信号状态。 - **逻辑分析仪**：实时监控电路的状态变化，帮助定位故障点。 - **代码审查**：定期进行代码审查，确保代码质量和规范性。 - **单元测试**：针对各个模块进行独立测试，确保每个部分都能正常工作。 - **集成测试**：在所有模块组合后进行全面测试，检查系统级功能是否符合预期。 通过上述内容的分析，我们可以看出小米SOC面试覆盖了从基础知识到高级应用的多个层面，旨在全面考察应聘者的理论水平、实践经验以及解决问题的能力。希望以上总结能为你准备类似的面试提供有价值的参考。

全球与中国旋涂碳硬掩模SOC (Spin on Carbon)市场现状及未来发展趋势（2021版本）

描述 此参考设计是一种低待机和运输模式电流消耗、高 SOC 计量精度、13S、48V 锂离子电池组设计。它能够高精度地监控每个电池电压、电池组电流和温度，并防止锂离子电池组出现过压、欠压、过热和过流现象。基于 bq34z100-g1 的 SOC 计量利用阻抗跟踪算法，可以在室温下实现高达 2% 的精度。利用精心设计的辅助电源策略和高效的低静态电流直流/直流转换器 LM5164，此设计可实现 50μA 待机功耗和 5μA 运输模式功耗，因此能够节省更多能源并延长运输时间和空闲时间。此外，这种设计还支持可正常运行的固件，这样有助于缩短产品研发时间。 特性 在室温条件下可实现 2% 的电池组 SOC 精度 待机模式电流消耗为 50μA 运输模式电流消耗为 15μA 强大、可编程的保护功能，包括:电池过压、电池欠压、过流放电、短路、过热和过冷 支持 100mA 电池平衡 高侧充电和放电 MOSFET，支持预放电功能

基于DP动态规划的混合动力汽车，P2构型 1.车辆数据来源advisor。 2.电池SOC为电量维持型策略。 3.全程序包含逆向迭代和正向寻优过程。 4.DP可为后续mpc提供参考，也可将数据提取作为神经网络训练和规则作为参考。

PHY6252是一款专为蓝牙5.2应用设计的系统级芯片（SoC），它在各种领域有广泛的应用，包括可穿戴设备、信标、智能家居与建筑、健康医疗、工业制造、零售支付、数据传输、PC/移动/电视外围设备以及物联网（IoT）解决方案。这款芯片具有高性能低功耗的32位处理器，确保了高效能和节能的完美结合。 内存方面，PHY6252配备了512/256KB的SPI NOR闪存，64KB的SRAM，所有这些在睡眠模式下仍可保持数据。此外，还包括4路指令缓存（8KB Cache RAM）、96KB的ROM以及256位efuse，提供了丰富的存储选择和灵活的数据管理。 该芯片具有19个通用输入/输出（GPIO）引脚，这些引脚在关机或睡眠模式下能保持状态，并可配置为串行接口，具备可编程的IO复用功能映射。所有引脚都可用于唤醒和触发中断功能，同时包含3个四象限解码器（QDEC）、6通道PWM、2通道PDM/I2C/SPI/UART和4通道DMA，增强了其外设连接能力。 PHY6252还集成了数字麦克风接口（DMIC）和模拟麦克风接口（AMIC）以及麦克风偏置，以支持高质量音频处理。它还拥有5通道12位ADC，带有低噪声语音PGA，以及6通道32位定时器和一个看门狗定时器，确保了精确的时间控制。实时时钟（RTC）功能则为时间敏感的应用提供了便利。 电源、时钟和复位控制器使得芯片具有灵活的电源管理。工作电压范围从1.8V到3.6V，且具有电池监控功能。在不同模式下的功耗极低：关闭模式下仅0.3uA（仅IO唤醒），睡眠模式下带有32kHz RTC时为1uA，保持所有SRAM时为13uA。接收模式下，3.3V供电时功耗为8mA，而发射模式下（0dBm输出功率）为8.6mA。 该芯片还具有RC振荡器硬件校准功能，包括内部高低频RC振荡器，32kHz RC振荡器用于RTC，精度±500ppm，以及32MHz RC振荡器用于HCLK，精度为3%。高速吞吐量是其另一大特点，支持BLE 2Mbps协议和数据长度扩展，最大吞吐量可达1.6Mbps（DLE+2Mbps）。PHY6252符合蓝牙5.2规范，支持AoA/AoD方向查找功能，以及SIG-Mesh多特征，如朋友节点、低功耗节点、代理节点和中继节点。 2.4 GHz收发器兼容蓝牙5.2标准，灵敏度高，-99dBm@BLE 1Mbps数据速率和-105dBm@BLE 125Kbps数据速率。发射功率可在-20到+10dBm之间以3dB步进调整，采用单引脚天线，无需额外的RF匹配或RX/TX切换。RSSI功能具有1dB分辨率，支持天线阵列和可选配置，提高了无线通信的稳定性和效率。 综上所述，PHY6252蓝牙5.2 SoC芯片是一个强大且高效的解决方案，适用于多种智能设备和物联网应用场景，其出色的性能和低功耗特性使其在蓝牙技术领域中脱颖而出。

共有144节锂离子电池，包含三种不同的SOC(0%SOC，50%SOC和100%SOC)，在4种不同的温度(-40℃，-5℃，25℃，50℃)下进行了电池寿命测试。 1.-40℃，-5℃，25℃，50℃每种温度下分别有 12个电池。 2.每个温度的12个电池中，0%SOC，50%SOC和100%SOC，每种容量分别有4个。 3.144节电池分为三组，每组48个。48个电池每三周进行一次容量测试和阻抗测试；48个电池每三个月进行一次容量测试和阻抗测试；48个电池每6个月进行一次容量测试。 例如：电池PLN_51以C/2的CCCV充电速率进行初始容量测试。当当前电流降到C/100的速率以下时就会以C/2的速率放电以累计达到最大可适用容量。然后，在阻抗测试之后以相同的CCCV曲线对电池充满电。在下一步中，通过将累积容量计算到最大容量的一半，将电池放电至50%SOC。然后将电池存储在温度室中3周。三周后，取出电池进行容量和阻抗测试。

1、计时功能：包括对时间和日期的计时(秒、分、时、日、月、年)。 2、校时功能：能用按键方便地设置各时间单位计数初值(秒、分、时、日、月、年)，当选择了某对象后，所对应的数码管闪烁点亮，以表示要对该对象初值进行设置。 3、清零功能：能用按键将时间清为0点0分0秒，或将日期清为00年01月01，或将闹钟定时设置清为0时0分0秒。 4、定时提醒(闹钟)功能：能在设定的时间，即灯持续亮，若按住任意一个按键,便可使灯灭。 5、整点报时功能：每逢正时，LED灯会亮5秒。 6、显示功能：同时采用6个数码管扫描显示时间、闹钟定时或倒计时的值。使用一个能进显示模式切换的按键，当按动不同的次数时，分别选择显示时间、闹钟定时时以及倒计时。 7、倒计时功能（具有启动/停止计算功能和按键清零功能，最大可计到（23时59分59秒）。

上传的资料包括树莓派4B开发板的原理图、机械图和处理器SoC开发手册。原理图展示了开发板各个电路模块的连接关系，包括处理器、存储器、接口、传感器等。机械图则展示了开发板的物理结构和外部接口，方便用户进行外壳设计和外部连接。处理器SoC开发手册提供了对树莓派4B使用的处理器芯片的详细介绍，包括硬件特性、寄存器配置、引脚定义等。适合学生、教育机构、嵌入式系统开发者、物联网项目工程师以及个人DIY爱好者借鉴使用。

【达摩老生出品，必属精品，亲测校正，质量保证】 资源名：扩展卡尔曼滤波估算SOC模型_卡尔曼滤波二阶RC_锂电池仿真_电动汽车电池模型_SOC估算模型_matlab仿真 资源类型：matlab项目全套源码 源码说明： 全部项目源码都是经过测试校正后百分百成功运行的，如果您下载后不能运行可联系我进行指导或者更换。 适合人群：新手及有一定经验的开发人员

MTK&高通&紫光展锐SOC平台汇总