锆石A4-plus FPGA开发板引脚分配图
2022-11-19 21:34:50 1.37MB fpga
1
FPGA的verilog时钟设计 是二十四小时制的时钟,可以调节秒、分、时,可以暂停。包含所有的工程代码。
2022-01-11 20:11:14 3.78MB FPGA
1
锆石
2022-01-11 19:35:58 17.58MB JupyterNotebook
1
米尔3锆石传奇 请访问我们在的论坛以获取讨论,帮助和更新。
2022-01-02 16:12:01 47.75MB C#
1
fpga锆石硬件原理图手册v2.1
2021-11-20 11:18:40 1.28MB fpga 锆石 原理图
1
简单的FPGA项目开发流程,简简单单学会FPGA开发流程,数字时钟
2021-07-21 12:11:23 6.77MB FPGA
1
手里有锆石A4-plus的FPGA开发板,结果淘宝客服不回复了,网上资源又难找,没有管脚分配手册这个FPGA开发板相当于白玩。特此搜罗A4/A4-plus/A4-pro的管脚分配手册与大家分享。
2021-04-24 14:02:14 3.6MB FPGA ZIRCON/锆石 A4
1
讲述如何处理碎屑锆石定年数据,内有详细的步骤,从一开始的截取到后来的处理
2021-02-23 10:16:55 29KB 定年
1
地球科学研究中经常会涉及到岩石年龄的问题,文档中的方法主要介绍锆石数据的处理过程
2021-02-23 09:54:49 6.2MB 锆石
1