多速率信号处理通过内插和抽取方法来变化系统中不同节点处的信号速率。分析了在抽取和内插中采用的抗混叠滤波器如CIC，HB，多相滤波器组等，提出一种128倍多级抽取器设计方案，通过在MATLAB中建模，并编写verilog HDL代码，在ModelSim中进行仿真，仿真结果验证了这一结构的合理性。

研究论文-一种基于多相滤波器组的信道化接收机设计方法

这组文件可用于构建具有近乎完美重构的多相滤波器组。 滤波器组使用两个均匀调制的 DFT 滤波器组实现，这些滤波器组频移 1/2 通道宽度。 有效地，使用了两次过采样。 通道数必须是 2 的倍数。 可以自由选择每个通道的抽头数。 提供了用于设计原型过滤器的脚本，该脚本基于“root-raised-error-function”。 原型具有完全线性的相位。 每通道 128 个抽头，可实现 -300 dB 的平均重建误差。 相邻通道的通道分离度优于150 dB，相距较远的通道的通道分离度优于300 dB。 处理速度约为 200 kSamples/秒，对于 32 个抽头/通道，与通道数量无关。 有了足够的内存，大量的通道（例如 64K）是可行的。

描述了16通道DFT多相滤波器组信道化结构，输出为16个子信道的信号，程序包括滤波器设计