数字低通滤波器在信号处理中有相当的重要的意义,本程序采用fpga可编程的方式来实现低通滤波器。
2022-03-19 10:23:18 1.31MB 低通滤波器
1
本模块实现低电平噪声滤波功能,即将低电平持续时间低于阈值的脉冲滤除。 输出脉冲与输入脉冲间有1个阈值长短的时间延迟。 程序中时钟为1MHz,阈值FilterThreshold为100us,可根据实际情况进行设置。 敬请注意,由于时延影响,若FilterThreshold为100,则低于101的都被滤除,大于等于102的才能通过。
2022-03-15 14:36:23 2KB Verilog 滤波 低电平噪声 脉宽鉴别
1
本模块实现高电平噪声滤波功能,即将高电平持续时间低于阈值的脉冲滤除。 输出脉冲与输入脉冲间有1个阈值长短的时间延迟。 程序中时钟为1MHz,阈值FilterThreshold为100us,可根据实际情况进行设置。 敬请注意,由于时延影响,若FilterThreshold为100,则低于101的都被滤除,大于等于102的才能通过。
2022-03-15 14:25:08 3KB Verilog 滤波 脉宽鉴别 高电平噪声
1
设计一个低通滤波器。采样频率fs = 8MHZ,过渡带为fc = [1MHZ 2MHZ]; 绘制出滤波器数量化前后的幅频响应图 将滤波器系数写入指定的txt文本文件中 具体可参考博客:https://blog.csdn.net/qq_42839007/article/details/104354810
2021-06-22 17:33:22 9.55MB FPGA  matlab verilog 滤波器
1
数字滤波器的MATLAB与FPGA实现——Altera_Verilog版(第2版)配套代码,其中有FIR,IIR,自适应滤波器的代码实现,配套ADDA后全部可上板使用
2021-03-26 15:24:27 79.92MB FPGA Verilog 滤波器
1
本模块实现高低电平噪声滤波功能,即将高电平和低电平持续时间低于阈值的脉冲都滤除。 程序首先滤除高电平噪声,而后滤除低电平噪声。 输出脉冲与输入脉冲间有两个阈值长短的时间延迟。 程序中时钟为1MHz,阈值FilterThreshold为100us,可根据实际情况进行设置。 程序中高低电平的阈值取的一样,可分别设置。 敬请注意,由于时延影响,若FilterThreshold为100,则低于101的都被滤除,大于等于102的才能通过。
2019-12-21 19:37:54 277KB Verilog 滤波 脉宽鉴别
1