完成本单元的学习后 你将会 • 列出Xilinx设计过程的步骤 • 用缺省的软件选项来实现一个FPGA的设计 设计输入 • 规划和预算 参见设计规划模块 • 两种设计输入方法 硬件描述语言 HDL 或原理图 – 结构向导和核生成器 Core Generator 可以辅助设计输入 • 不管你采用何种设计方法 你都需要一个工具来生成EDIF网表以便 对Xilinx的FPGA编程 – 适用的综合工具有 Synplify Leonardo Spectrum FPGA Compiler II XST • 对设计进行仿真使你的设计按照你的设想动作