12bit sar adc电路，可直接仿真，逻辑模块也是实际电路，可利用cadence或者matlab进行频谱分析

设计并实现了一款10位逐次逼近型模数转换器，该电路采用了改进型开关逻辑结构降低了开关的动作频率，提高了数模转换器的线性度，同时降低了模数转换器的功耗．仿真结果表明，该模数转换器在Chartered 0．35 μm2P4M工艺下实现了10位精度，转换速率为250 kHz，信噪比大于60 dB，功耗小于2 mW．流片后测试结果显示芯片达到设计指标要求，平均功耗为1．97 mW．

为了实现高精度14 bit的逐次逼近型SAR（Successive Approximation）模数转换器ADC，提出一种数字自校准算法。该算法通过切换两种电容阵列的工作状态，得到电容之间的失配误差，并在ADC正常工作时，将得到的电容误差加载到电路中达到在转换过程消除失配的目的。最后对一个失配误差为0.5%的14 bit的SAR ADC系统模型进行参数仿真，结果验证了本数字校准算法的正确性和有效性。

SAR ADC数字电路控制时序

针对某精密数据采集系统中模拟信号同步采样问题，文章研究了多通道同步模拟信号采集方法，设计了一种基于SAR-ADC、使用FPGA控制的16位同步采样AD转换系统。该系统可实现模拟信号的实时同步采样，同时兼顾多路模拟信号采样频率要求的差异性，最后通过试验测试了该系统的信纳比(SINAD)和有效位数(ENOB)。测试结果表明，该系统具有良好的动态性能指标。

一种sar adc设计的论文 ，微电子所硕士生论文，400Ms/s 8bit

摘要： 本文对逐次逼近型模数转换器（ SAR ADC） 的结构进行了介绍， 并对影响ADC性能的主要因素加以分析。设计了一种基于二进制加权电容阵列的数字校准算法， 并运用比较器自动失调校准技术， 实现了高性能SAR ADC的设计。仿真结果表明该设计在120ksps 的采样率下精度可达18 位。 　　1 引言 　　数字信号处理技术在高分辨率图象、视频处理及无线通信等领域的广泛应用， 导致对高速、高精度、基于标准CMOS 工艺的可嵌入式ADC 的需求量与日俱增。对于迅速发展的基于IP 设计的片上系统集成技术， 功耗低、面积小、可嵌入的ADC 模块逐渐成为数模混合信号IC 设计的关键。伴随技术的

提出一种应用于10位逐次逼近型模数转换器（SAR ADC）的高精度比较器，具有精度高、功耗低的特点。该比较器采用差分结构的前置放大电路，提高输入信号的精度，其自身隔离效果减小了锁存器的回踢噪声和失调电压。动态锁存电路采用两级正反馈，有效提高比较器的响应速度。输出缓冲级电路增强输出级的驱动能力，调整输出波形。该比较器电路采用SMIC 65 nm CMOS工艺技术实现，使用Cadence公司Spectre系列软件对进行仿真，设置工作电压2.5 V，采样频率2 MHz，仿真结果表明，比较器的分辨率是0.542 5 mV，精度达到11位，失调电压为1.405 μV，静态功耗为63 μW，已成功应用于10位SAR ADC。

应用手册Software SAR ADC using the CC2642R1 sensor controller

十进制小数转二进制matlab代码SAR ADC的数字校准 逐次逼近寄存器（SAR）ADC数字校准 概述 代码 该代码部分包含： 可执行文件（），用于自动测试ADC模型并输出其动态性能以及平均能耗。 Liu等人提出的一种流行的SAR ADC架构的行为模型文件（）。 [1]。 快速傅立叶变换（FFT）文件（），以测试SAR ADC行为模型的动态性能。 进行FFT所需的Hodiewindow函数文件（）。 函数文件Err_compare（）模拟在SAR过程中发生的决策错误。 Whove新上载的[1]中的常规SAR ADC体系结构的行为模型文件（）。 [3]中提出的冗余算法的行为模型文件（）。 完整加法器功能文件（）实现完整加法器。 SAR算法的行为模型文件（）Shen等。 在[4]中提出。 十进制到二进制函数文件（）来实现十进制到二进制的转换。 与[4]相同的SAR算法的行为模型文件（），但更改为18位SAR ADC。 理论 费用重新分配 参见PDF文件（）。 它很好地解释了[1]中提出的ADC体系结构的“电荷重新分配理论”。 对于[2]中的拆分结构，请参见下图： 多余的 冗余是一种减轻S