iic_master.v :IIC主机，可实现写数据与读数据请求的时序。
iic_slave.v :IIC从机，可实现接收主机的写数据与读数据请求的时序。
iic_sim.v :IIC仿真testbench
2021-08-06 11:22:07
5KB
1
stm8s 硬件iic主机，IAR工程，总线上两个主机进行通信的情况下进行实测，稳定不死机。程序中进行忙判断，并且总线长时间被拉低时进行释放。同时程序实现了与BQ40z50稳定通信。
2021-08-03 09:25:03
1.61MB
IIC顶层模块，涉及IIC主机Verilog模块、IIC从机Verilog模块、IIC模拟仿真模块，模拟实现IIC主机对从机寻址，写寄存器，并读取寄存器值
2021-03-23 09:15:16
4.17MB
1
STM32硬件IIC主机配置示例代码，以读写24CXX系列EEPROM为例。
遵循对应从机时序规范即可适配
2019-12-21 21:49:30
2.56MB
1