fpga计数器的quartus ii工程及其他文件
2022-10-09 20:45:12 3.06MB fpga verilog
1
基于fpga,使用vhdl语言编写的6进制计数器。输入时钟为1hz
2022-05-25 10:59:55 323B vhdl fpga 计数器 进制
1
本文件是可在quartes2上可应用经过仿真的文件
2021-12-19 19:46:06 827B 计数器
1
这类代码对于我们初次接触FPGA的学生有很大的帮助。
2019-12-21 22:11:10 1KB FPGA,计数器
1
原始代码,改动一下引脚就能使用,包括计数器,译码器,扫描,数码管显示,超级详细注解,对FPGA的学习直接指导,例化使用几个器件的连接,欢迎互相学习。
2019-12-21 19:36:44 3.42MB FPGA 计数器 译码器 数码管
1