介绍了一种智能信号转换模块的设计方法。这种智能模块采用了基于FPGA嵌入式软核系统，是基于NiosII软核处理器的架构，可以在模块上完全实现外部总线信号之间相互转换，无需驱动程序或操作系统的干预。同时对用户逻辑设计、用户逻辑集成、固件设计技术等内容进行了详细的介绍。
2023-04-03 14:04:41
166KB
1
DE2-115 FPGA开发系统使用说明书和实验指导书，系统使用说明书是中文版，实验指导书是英文版，实验指导书的翻译在上传的另一个文件里https://download.csdn.net/download/weixin_42596755/12367479
2022-12-02 23:53:20
17.36MB
1
FPGA是英文Field Programmable Gate Array 的缩写，即现场可编程门阵列。FPGA利用它的现场可编程特性，将原来的电路板级产品集成为芯片级产品，缩小体积，缩短系统研制周期，方便系统升级，具有容量大、逻辑功能强，提高系统的稳定性的同时兼有高速、高可靠性。可以在数字系统设计中完全由用户通过软件进行配置和编程，从而完成某种特定的功能。
2022-09-09 10:11:23
63KB
1
EP2C5T144C8的FPGA的最小系统板，芯片为暴风2系列的EP2C5T144C8，非常好用，按照原理图可以更加深刻的理解FPGA最小系统的原理，甚至还能自己做一个最小系统，亲测好用，特奉献给需要的朋友。
2022-08-16 16:53:41
697KB
1
在Microsemi SmartFusion2 FPGAs上实现安全启动的研究资料
2022-05-05 22:00:10
1.03MB
Cyclone_EP1C12Q240 FPGA 最小系统核心板ALTIUM设计硬件原理图+PCB工程文件，2层板设计，大小为71*78mm，2 个100PIN 引脚的0.8mm间距表贴双排插件输出接口，包括完整的原理图和PCB工程文件，可做为硬件学习设计参考。
2022-04-06 01:42:36
337KB
基于USB 总线的PC 机与FPGA 通信系统，采用IFCLK 输出内部时钟源的时钟信号，FLAGA-FLAGD
用于报告不同FIFO 状态。由FPGA 判断引脚电平高低决定何时向FIFO 读写数据。SLOE 作为输出使能，控制FIFO
数据端的输出控制。SLRD 是FIFO 读取数据控制端，在异步方式下，由FPGA 输出高低电平控制数据的读取。
2022-03-02 16:54:19
416KB
1