本文详细介绍了如何在Multisim中进行EMI滤波器的插入损耗仿真，从理论到工程实践的完整路径。内容涵盖了EMI噪声的分类（差模与共模）、插入损耗的定义与计算方法、滤波器拓扑结构的选择（LC型、π型、T型）、非理想元件建模、仿真参数设置、关键性能指标提取以及从仿真到实物落地的注意事项。通过实际案例和公式推导，展示了如何利用仿真工具优化设计，避免常见的EMC问题，最终实现高效可靠的滤波器设计。 在电子工程领域，电磁干扰（EMI）是影响设备性能和稳定性的关键因素之一。EMI滤波器是一种用于减少电子设备中不希望的电磁干扰的设备。在Multisim这款电子设计自动化软件中，可以进行EMI滤波器的仿真，帮助工程师在物理生产之前预测和优化滤波器的性能。 本文深入探讨了在Multisim中实现EMI滤波器仿真涉及的方方面面。文章首先介绍了EMI噪声的分类，分为差模噪声和共模噪声。差模噪声指的是在导线对之间传播的噪声，而共模噪声则是指在导线和地之间传播的噪声。对于滤波器设计而言，正确识别噪声类型至关重要，因为不同的噪声类型需要不同类型的滤波器设计。 文章接下来详细阐述了插入损耗的概念和计算方法。插入损耗是指信号在通过滤波器后损失的能量，是衡量滤波器性能的重要指标。在设计滤波器时，需要计算并优化插入损耗，以确保滤波器能够有效地抑制干扰而不影响信号的传输。 在滤波器拓扑结构的选择方面，文章介绍了常见的几种结构，包括LC型、π型和T型滤波器。每种结构都有其特定的应用场景和性能特点，选择合适的结构对于滤波器的性能有着直接的影响。 非理想元件建模在仿真过程中也十分重要。实际的电子元件并不是理想化的模型，它们存在一定的电阻、电感和电容特性，这些非理想特性会影响滤波器的整体性能。因此，在仿真中需要对这些非理想元件的特性进行建模，以提高仿真的准确性。 文章还详细指导了如何设置仿真参数，并从仿真结果中提取关键性能指标，如插入损耗、带宽、截止频率等。这些指标对于评估滤波器是否达到设计要求至关重要。 在从仿真到实物落地的过程中，文章提醒设计者需要注意多个方面，比如元件的实际采购、电路板的布局以及信号的完整传输等。这些因素都会影响到滤波器的最终性能。 文章通过实际案例和公式推导，向读者展示了如何利用仿真工具优化EMI滤波器的设计。通过仿真的应用，可以预先发现和解决可能会遇到的电磁兼容性（EMC）问题，从而节省成本、减少返工和加快产品的上市时间。 本文通过理论和实践相结合的方式，为工程师提供了一份详细的EMI滤波器设计指南，帮助他们设计出既高效又可靠的滤波器产品。这份指南不仅涵盖了EMI滤波器设计的核心概念，还包含了实际操作中的关键步骤，是电子工程领域中不可或缺的参考资料。

PCB设计是硬件电路设计中的重要环节，它直接关联到电路板的电磁兼容性(EMC)性能。电磁兼容性是指设备或系统在其电磁环境中能正常工作，且不产生不可接受的电磁干扰。EMC设计技术在PCB设计中的重要性不言而喻，尤其是在高速、高密度集成的今天，EMC问题已成为设计中的关键考虑因素之一。 EMC设计主要考虑的是控制噪声源、减小信号的辐射以及增强电路板的抗干扰能力。在PCB设计阶段进行EMC设计，通常需要关注以下关键要素： 1. 地线（GND）设计：地线设计对EMC影响极大。合理的地线布局可以减少地平面阻抗，降低共模干扰。多层板中设置专门的接地层，可以提高电路的抗干扰能力，并降低辐射。 2. 层叠结构设计：层叠结构是多层PCB设计的重要组成部分，它不仅影响信号完整性，也关系到EMC性能。合适的层叠设计可以减少信号的串扰，并提高电路的电磁兼容性。 3. 布线策略：高速信号布线要避免过长的引线和不规则的布线路径，这样可以减少信号的反射和串扰。同时，应尽量缩短高速信号回路，减少信号的环路面积，从而降低天线效应。 4. 电源去耦和旁路设计：在PCB设计中，电源去耦和旁路设计可以滤除电源线上的噪声，保证电源的干净。在各个IC的供电引脚附近放置适当的去耦电容，可以降低电源线上的噪声，减少EMI。 5. 接口电路设计：接口电路通常是电磁干扰源，同时也是电磁干扰敏感点。合理设计接口电路的隔离与防护，如采用光耦、磁性元件或隔离芯片，可以有效提高EMC性能。 6. 钻孔和焊盘设计：焊盘周围的铜箔面积应该尽可能大，以减少高频电路的阻抗。而钻孔中，特别是高速信号线的过孔，需要考虑其电感效应和回流路径，防止产生大的辐射。 7. 合理分区：根据信号的频率和敏感度对PCB进行分区，例如，将数字区域和模拟区域分开，高速电路和低速电路分开布置，可减小不同区域间的电磁干扰。 8. 避免时钟源的干扰：时钟信号是重要的干扰源。在设计时，应避免长的时钟线，可以使用分布式的时钟源或者在板级设计中使用低抖动的时钟发生器。 9. 采用差分信号：差分信号对电磁干扰有很好的抑制作用，因为它具有很好的共模抑制比，因此在设计中要尽量使用差分对传输高速信号。 10. 信号完整性与EMC的综合考虑：在设计过程中应同时考虑信号的完整性与EMC性能，确保在满足信号传输质量的同时，减少电磁干扰。 文档中的部分内容可能由于OCR扫描识别错误，但基于上下文，可以推测提到了信号的频率、阻抗、上升时间等参数，这些参数在EMC设计中都是需要特别注意的要点。如上升时间过快，可能会导致高频成分的增加，从而增加辐射和对其他电路的干扰。 在EMC设计过程中，除了硬件设计外，还需要配合相应的软件模拟分析工具，进行仿真测试，以便在产品开发早期阶段发现和解决潜在的EMC问题。最终，通过上述的技术和方法的应用，可以有效地提升PCB设计的EMC性能，确保产品符合相应的国际标准，如IEC、FCC等，并在实际应用中达到良好的电磁兼容状态。

EMC整改及PCB设计(培训资料)-SGS

### 磁粉芯在高性能EMI滤波器中的应用 #### 概述 随着电子产品在日常生活中的广泛应用，电磁干扰（EMI）问题日益突出，成为制约产品性能的关键因素之一。EMI滤波器作为抑制传导型EMI的有效手段，在各种电子产品设计中占据着重要地位。其中，磁粉芯作为一种关键的组成部分，对于滤波器的整体性能有着直接影响。 #### 磁粉芯材料及其特性 磁粉芯主要由不同比例的金属粉末混合压制而成，常见的材料包括铁镍钼合金（MPP）、高磁通铁镍合金（50% HF）以及铁硅铝合金（SUPERMSS）。这三种材料各有特点： - **铁镍钼合金（MPP）**：具有较高的饱和磁感应强度和良好的温度稳定性。 - **高磁通铁镍合金（50% HF）**：以其高磁导率和低损耗著称，适用于高频应用。 - **铁硅铝合金（SUPERMSS）**：结合了较低的损耗和较高的饱和磁感应强度，适用于宽频带应用。 #### 滤波器设计与性能测试 文章首先介绍了单级和双级滤波器的基本结构，并探讨了使用不同磁粉芯材料制作的滤波器性能。通过实际测试，分析了这些滤波器在不同工作频率下的表现。 ##### 单级与双级滤波器 - **单级滤波器**：由一个电感和一个电容组成，通常用于初级EMI抑制。 - **双级滤波器**：包含两个电感和两个电容，能提供更高级别的EMI抑制能力。 #### 测试方法与结果分析 通过对采用不同磁粉芯材料制作的滤波器进行测试，得出以下结论： 1. **频率响应特性**：电感量较大的单级滤波器自振频率约为26MHz，而电感量较小的双级滤波器即使在40MHz以上的频率仍保持电感特性，这意味着双级滤波器的工作频率范围更广。 2. **等效串联电感和电阻**（见图3）：随着频率的增加，单级滤波器的等效串联电感下降较快，而双级滤波器则相对稳定。 3. **等效并联电容和电阻**（见图4）：显示了电容器的等效并联电容（Cp）和等效并联电阻（Rp）随频率的变化情况。可以看出，在约250kHz左右，电容器与其引线电感发生谐振。 4. **增益和相位**（见图5和图6）：通过对比单级和双级滤波器的增益与相位特性，发现双级滤波器在20kHz时具有更低的衰减（更高的增益），显示出其在低频段的优越性。 5. **复合增益和相位**（见图7）：进一步验证了双级滤波器在宽频带内的整体性能优于单级滤波器。 #### 寄生参数的影响 在实际应用中，除了基本的滤波元件外，还需要考虑电感器绕组电阻、磁粉芯损耗、电容器引线电阻等因素的影响。这些寄生参数的存在使得滤波器的实际性能与理想状态有所偏差，特别是在高频段更为明显。因此，在设计高性能EMI滤波器时，必须综合考虑所有因素，确保滤波器能够在所需的工作频率范围内实现最佳性能。 #### 结论 通过对使用不同磁粉芯材料制作的单级和双级滤波器进行测试，本研究揭示了磁粉芯材料选择对于EMI滤波器性能的重要影响。双级滤波器因其更宽的工作频率范围和更好的低频段性能，在处理复杂EMI问题时展现出明显优势。此外，合理控制寄生参数对于提高滤波器的整体性能至关重要。未来的研究可进一步探索新型磁粉芯材料及其在高性能EMI滤波器中的应用潜力。

电磁兼容性EMC是指设备或系统在其电磁环境中能正常工作且不对该环境中任何事物构成不能承受电磁骚扰的能力。EMC并非指电与磁之间的兼容，电与磁是不可分割，相互共存的一种物理现象、物理环境。IEC对EMC的定义是指在不损害信号所含信息的条件下，信号和干扰能够共存。

电磁兼容性（EMC）是指电子设备或系统在其电磁环境中能正常工作，同时不会对环境中的任何设备产生不可接受的电磁干扰。随着电子技术的发展和高频应用的增多，EMC设计变得越来越重要。高频思维是指在进行EMC设计时，需要考虑到电子元件和电路在高频状态下的特性和行为，这些与中低频时有所不同。 以电容器为例，在中低频情况下，电容可以看作一个纯粹的储能组件，但在高频状态下，电容器除了原有的电容特性外，还会表现出引线电感、漏电流和ESR（等效串联电阻）。引线电感和ESR是由于电容器的物理结构决定的，它们在高频条件下会显著影响电容器的性能。因此，在进行EMC设计时，要选择合适的电容器，并且要考虑到其在高频条件下的等效特性。 对于电源设计，尤其是在IC的VCC端，通常会并联使用两种类型的电容器：电解电容和瓷片电容。电解电容通常具有较大的容值，适用于低频滤波；而瓷片电容具有较小的容值，适用于高频滤波。它们的谐振频率点相差较大，可以实现对较宽频带的噪声抑制。 在PCB布线设计时，高频等效特性也需要考虑。在高频条件下，走线电阻虽然存在，但更重要的是走线电感的影响。而且，PCB走线与导线周围导体之间还存在分布电容，这在高频应用中可能会引起串扰等问题。因此，在设计时需要合理布局，以避免不必要的电磁干扰。 磁环和磁珠是EMC设计中常用的元件，它们在高频情况下具有吸波作用，通常被认为具有电感特性。然而，实际上它们的阻值是频率的函数，即R(f)。因此，在高频信号通过时，高频波动会因为I2R的作用产生热量，将干扰转化成热能，从而减少电磁干扰。 了解EMC的高频思维对于电子工程师至关重要。例如，静电工作台的接地导线需要采用宽的铜皮带和金属丝网蛇皮管，而不是传统的圆形接地线缆。这是因为在高频下，线缆的走线电感量过大，不利于静电电荷的快速泄放。而信号线之间的串扰可以通过增加它们之间的间距来减少，但信号线与地线之间应该尽量靠近，以便信号线上的波动干扰可以方便地泄放到地线上。 总结来说，高频思维要求电子工程师们在进行EMC设计时，必须考虑到元件和电路在高频下的等效特性，并且合理利用这些特性来优化设计，防止电磁干扰，并确保设备正常运作。通过正确地应用高频思维，电子工程师可以更好地解决电磁兼容性问题，提升产品的整体性能和可靠性。

在电子硬件设计中，PCB（印制电路板）的电磁干扰（EMI）控制是一项至关重要的任务。本文主要探讨了PCB中的EMI设计规范步骤，以确保设备的稳定性和符合EMI标准。 关于IC（集成电路）的电源处理，设计规范要求每个IC的电源引脚都要配备0.1μF的去耦电容，对于BGA封装的芯片，其四角应分别放置0.1μF和0.01μF的电容。电源线上的滤波电容也是必不可少的，例如VTT等，这不仅有助于系统的稳定性，还能有效减少EMI。电容的配置要确保电源路径的完整性，以降低噪声。 时钟线的处理是EMI设计的关键。建议优先布设时钟线，并遵循特定的规则：频率高于66MHz的时钟线过孔数不应超过2个，平均值不超过1.5个；频率低于66MHz的时钟线，过孔数不超过3个，平均值不超过2.5个。长于12英寸的时钟线，如果频率超过20MHz，过孔数量不得超过2个。在时钟线穿过过孔的地方，应在第二层（地层）和第三层（电源层）之间添加旁路电容，确保高频电流的回路连续性。电容应靠近过孔且与过孔的最大间距不超过300密尔。此外，时钟线不应穿岛，以防止干扰的产生，如果无法避免，可以使用去耦电容形成镜像通路。 对于I/O口的处理，所有的I/O口，如PS/2、USB、LPT、COM、SPEAK OUT、GAME等，应连接到同一块地，左侧和右侧与数字地相连，以增强抗干扰能力。COM2口如果是插针式，应尽可能靠近I/O地。EMI器件应靠近I/O屏蔽罩以减少辐射。I/O口附近的电源层和地层应独立，避免信号穿岛，以减少潜在的噪声路径。 文章强调了EMI设计规范的重要性，设计工程师需要严格遵守，而EMI工程师则有责任检查和解决不符合规范导致的问题。双方需要紧密协作，共同提高设计的EMI性能，降低成本，并不断更新和完善设计规范。 PCB的EMI设计规范步骤旨在通过合理的电源处理、时钟线布局和I/O接口管理，降低电磁干扰，确保系统运行的稳定性和合规性。设计师必须充分理解并严格遵循这些规则，以创建高效且低EMI的电子产品。

在现代电子工程领域，电磁兼容性（EMC）和电磁干扰（EMI）是两个至关重要的概念。EMI指的是设备、传输线或系统对外部环境或同一系统内其他设备造成的不希望产生的电磁影响，而EMC则涉及设备、传输线或系统在存在电磁干扰的环境下能够正常运行的能力。本篇文章主要讨论了使用实时示波器进行电磁干扰（EMI）辐射干扰测试的方法、设置以及最佳实践，特别是针对汽车电子控制单元（ECU）的测试。 测试EMI干扰首先需要了解辐射干扰的概念。辐射干扰是指通过空间以电磁波形式传播的干扰，其传播途径不依赖于导体，因此，这种干扰可以通过空气传播到接收设备。常见的辐射干扰源包括手机、蓝牙耳机、卫星广播、AM/FM广播、无线网络、雷达等。为了确保电子设备，如汽车ECU，能够在这样的环境下稳健工作，需要进行严格的EMI辐射干扰测试。 辐射抗扰室是一个用于EMI测试的理想环境，它是一个完全密封的传导空间，可以完全控制空间中产生的电磁场的频率、方向、波长。这种完全控制的环境能够确保电子设备在测试过程中只受到预定电磁场的影响，而不会受到外部环境的干扰。此外，由于电磁波无法离开抗扰室，测试工程师和其他测量设备可以在不受强电磁波伤害的情况下进行工作。 典型的器件级抗干扰测试设置包括被测的电子控制单元（ECU）、电线束、仿真器（包含实际或等效电子负载）、外设（代表ECU接口）、发送和接收天线（用于产生高场强的电磁波），以及模式调谐器（用于改变空间的几何尺寸以创造所需的电磁场效果）。ECU在预设模式下运行并暴露在电磁干扰场中，通过监控ECU的响应来验证其是否超出允许的容限。 为了确定汽车ECU是否满足EMI标准，通常需要参考国际或国家标准（例如ISO标准），这些标准定义了严格的测试方法和容限值。在测试过程中，通过逐渐调整干扰源的幅度，直至ECU功能出现偏离，来确定抗干扰阈值。ECU输出的数据（通过CAN总线、模拟传感器输出或PWM输出）将用来评估其是否正常工作。 由于ECU位于封闭空间内，测试人员和设备位于外部，因此需要利用光纤技术来传输ECU产生的信号到外部测试设备，因为光纤是非导体，可以避免电磁干扰。这种方法要求在干扰室边界处使用波导管来输出光信号，从而在干扰室保持完全封闭的同时，信号能够传递出来。 文章中提到的ISO/IEC61000-4-21和ISO11452-4是两个与EMI测试相关的国际标准，它们分别描述了辐射RF抗干扰测试和传导RF抗干扰测试的方法。辐射RF抗干扰测试可能在一个混响室中进行，使用机械模式调谐器产生指定频率范围和场强的均匀场。而传导RF抗干扰测试可能采用嵌位电流注入探头来诱导RF电流进入被测设备（DUT），从而产生足够强的场以影响非屏蔽设备的运作。 文章还提到，在实际操作中，为了确保信号的准确采集和分析，测试工程师需要使用数据采集设备和用户自定义的软件来评估ECU输出的信号是否满足特定的需求。这样的测试设置和方法能够帮助确保汽车ECU以及其他电子组件在复杂电磁环境中的可靠性，保证汽车的安全运行和电子系统的稳定性。

在进行EMI辐射干扰测试的过程中，使用实时示波器是一种非常有效的方法。EMI，即电磁干扰，是指任何通过感应、辐射或电磁耦合的方式，在电子电路或系统中产生不需要的电压或电流的电磁现象。这种干扰可以降低电子设备的性能，严重时甚至会导致设备完全无法正常工作。 示波器是一种用于监测电信号的电子仪器，它可以显示信号随时间变化的图像。在EMI辐射干扰测试中，实时示波器通常用于观察并分析电子设备在受到电磁干扰时的反应和表现，以便评估和确保设备的电磁兼容性（EMC）。 辐射抗扰室是进行EMI测试的理想环境。它是一个完全密封的传导空间，可以完全控制空间中产生的电磁场的频率、方向和波长。在这个控制环境中，可以精确地模拟真实世界中的电磁干扰情况，如手机、蓝牙耳机、卫星广播等设备发射的电磁波。由于电磁场无法进入密闭的空间，因此，汽车部件在测试过程中能够接收精确且高度可控的电磁波，同时测量仪器和操作工程师也可免于受到干扰室内产生的强电磁波的伤害。 现代汽车含有大量的电子控制单元（ECU），这些部件必须符合严格的EMI干扰标准。在进行EMI测试时，通常会配置被测的ECU、电线束、仿真器以及一系列外设，这些外设模拟ECU的接口。发送和接收天线被用于产生高场强的电磁波，而模式调谐器则被置于干扰室内以改变空间的几何尺寸，从而创造测试中需要的电磁场效果。 在测试过程中，汽车ECU会在预设模式下运行，并暴露在电磁干扰场中。通过监控ECU的响应，可以验证其是否超出了允许的容限。通常，RF干扰测试需要确定器件抗干扰阈值，这通常通过逐渐调整干扰源的幅度直到ECU功能出现偏离的方法来确定。 ISO（国际标准化组织）规定了一系列的EMI测试标准，以确保汽车电子控制单元满足全球认可的严格要求。为了将ECU的输出数据传送到干扰室外部进行分析，由于传统线缆容易受到干扰室内部电磁波的影响，通常会使用光纤来传输信号。光纤是非导体，因此不会受到干扰室内电磁场的影响。 在典型的测试设置中，例如ISO/IEC61000-4-21标准描述的辐射RF抗干扰测试，混响室内的模式调谐器用于产生特定频率范围内的均匀场，场强可高达200V/m或600V/m。而ISO11452-4标准中的传导RF抗干扰测试，则使用嵌位电流注入探头来诱导RF电流进入设备，影响非屏蔽设备的运作。 在测试中，ECU的输出信号需要通过特殊设计的波导管，借助光纤发送器传送到测试设备。光纤发送器将ECU的输出信号转换为光信号，通过光纤传送。这样可以确保数据在封闭空间内被安全地传输到干扰室外部。 整个EMI测试流程中，工程师需要对测试结果进行详细分析，以确定电子设备是否能够在电磁干扰下保持正常工作。这通常涉及到分析ECU的输出端口数据，如CAN总线输出、模拟传感器输出或PWM输出信号。通过专业的数据采集设备和用户自定义的分析软件，工程师可以判断电子设备是否满足特定的EMI标准，以及是否需要进一步的优化或改进。

PCB电路板的EMI（电磁干扰）设计规范步骤是在PCB设计过程中极其重要的一环，它直接关系到电子设备的电磁兼容性能。EMI设计规范的目的是为了确保电路板在运行中不产生过度的电磁干扰，同时也确保电路板能够抵御外界电磁干扰的影响。对于电源开发者而言，提前进行EMI设计可以大幅度节省后期整改EMI问题所花费的时间和成本。 EMI设计规范要求设计工程师在电路板的各个IC的电源PIN处配置适当的去耦电容，通常是每个PIN配置一个0.1μF的电容。对于BGA封装的芯片，需要在其四角分别配置0.1μF和0.01μF的电容，共八个。这样做可以为IC提供稳定的电源，同时降低电源平面和地平面之间的干扰。 在走线方面，尤其是涉及电源的走线，必须加上适当的滤波电容，比如VTT（终端电压调节器）的走线。这样的设计不仅可以提升电路的稳定性，还能减少EMI。 时钟线的设计是EMI设计规范中的重点之一。建议先布设时钟线，这是因为它通常频率较高，对EMI的影响较大。对于频率大于或等于66MHz的时钟线，建议每条线通过的过孔数不超过两个，平均数不超过1.5个。对于频率小于66MHz的时钟线，每条线通过的过孔数不超过三个，平均数不超过2.5个。如果时钟线长度超过12英寸，且频率大于20MHz，过孔数同样不应超过两个。对于有过孔的时钟线，在其相邻的第二层（地层）和第三层（电源层）之间应添加旁路电容，以保证时钟线换层后参考层的高频电流回路连续。旁路电容的位置应靠近过孔，并与过孔的间距不超过300MIL（1MIL约等于0.0254mm）。所有时钟线原则上不应穿岛，即不应穿过电源岛或地岛。若条件限制必须穿岛，时钟频率大于等于66MHz的线路不允许穿岛，而频率小于66MHz的线路则应在穿岛处添加去耦电容。 对于I/O口的处理，同样需要特别注意，I/O口需要和I/O地尽可能靠近。在I/O口的电路中增加EMI器件时，应尽量靠近I/O Shield。各I/O口的分组应该按照规范执行，比如PS/2、USB、LPT、COM、SPEAKER OUT、GAME等接口共用一块地，其最左端和最右端与数字地相连，宽度不小于200MIL或者三个过孔，其他部分则不应与数字地相连。I/O口的电源层与地层需要单独划岛，并确保顶层和底层都铺地，信号线不允许穿岛。 针对EMI设计规范，设计工程师必须严格遵守。EMI工程师负责检查规范执行情况，并对违规导致EMI测试失败的情况负责。EMI工程师还需不断优化规范，并对每一个外设口进行EMI测试以确保没有遗漏。此外，设计工程师有权提出对规范的修改建议，而EMI工程师有责任通过实验验证这些建议并将其纳入规范。 EMI工程师应当致力于降低EMI设计成本，并尽量减少磁珠等元件的使用数量。这一目标的达成是通过不断实验和优化设计来实现的。良好的EMI设计可以减少电路板对其他设备的干扰，同时提升设备的稳定性和可靠性，是电子工程师必须掌握的重要技能之一。