基于51单片机和CPLD技术数字频率计的设计说明.doc
2022-06-07 13:00:43 1.24MB 互联网
计数模块是数字频率计系统的核心模块,频率测量的主要工作由它来完成.本文根据数字频率计的特点,在Altera公司的FPGA开发平台QuartusⅡ中实现,同时采用VHDL硬件描述语言,提出了一种实用性较强的计数模块的设计方案.
1
CPLD技术及其应用,一些关于CPLD技术及其应用的基础知识,希望对大家有所帮助
2021-04-20 14:45:06 13.39MB CPLD
1