文中基于多速率数字信号处理原理，设计了用于数字下变频技术的CIC抽取滤波器。通过分析CIC滤波器的原理及性能参数，利用MATLAB设计了符合系统要求的CIC滤波器，并通过FPGA实现了CIC滤波器的设计。
2024-03-15 13:50:33
782KB
1
多速率信号处理通过内插和抽取方法来变化系统中不同节点处的信号速率。分析了在抽取和内插中采用的抗混叠滤波器如CIC，HB，多相滤波器组等，提出一种128倍多级抽取器设计方案，通过在MATLAB中建模，并编写verilog HDL代码，在ModelSim中进行仿真，仿真结果验证了这一结构的合理性。
2023-01-27 10:28:18
1.63MB
1
Matlab代码verilog
Rick
Lyon的Matlab
AC版本的Hogenauer的CIC滤波器寄存器修剪算法的实现。
生成一个Verilog文件，其中包含以修剪后的位宽展开的对积分器和梳理部分的展开调用。
假设您有一个如下所示的Verilog包装器：
wire
signed
[IN_WIDTH-1:0]
in
=
...;
wire
signed
[OUT_WIDTH-1:0]
out;
`include
"cic_test.vh"
生成的代码调用的模块“
cic_integrator”和“
cic_comb”实现了实际的CIC过滤器（包含在包中的示例）。
变量“
in”和“
out”连接到生成的代码。
请参阅Rick的原始文章，网址为：
有关更多信息，请访问：
2022-12-17 22:01:56
9KB
1
1）设计不同长度的单级CIC滤波器，并plot出阶数为2、5、7、8的CIC滤波器幅频特性
2）设计出5级CIC滤波器
2022-11-08 16:49:39
1KB
1
本程序完成cic滤波器的设计，并且含有滤波实例，同时设计了三种cic滤波器进行比较
2022-11-07 19:15:19
721B
1
经典CIC抽取滤波器处理宽带信号时幅频响应不理想，满足带外衰减指标时，通带衰减过大，难以满足抗混叠性能要求。针对该问题，提出了一种改善性能的方法，在已有的分级抽取滤波器的基础上利用锐化技术提高滤波器阻带衰减，并利用补偿滤波器在采样率降低后对通带进行额外补偿，减少计算量的同时使带内更平坦。仿真分析表明，改进后的滤波器的通带衰减度均大于-0.002 dB，阻带衰减小于-57 dB，抗混叠性能优良。
2022-09-16 18:29:04
627KB
1