内容概要:本文记录了一位工程师调试Alinx公司软件无线电射频Zynq UltraScale+RFSoC FPGA开发板的经历。文章详细描述了从尝试原厂提供的demo工程开始,到解决DAC输出频率与设置不匹配问题的全过程。调试过程中,作者通过ILA抓取信号、频谱仪检测DAC输出频率、信号源输入验证ADC采集信号频谱、检查RF Data Converter配置、分析Vitis代码以及最终确认AXI总线时钟频率等一系列步骤,逐步排查并解决了问题。最终发现,问题根源在于Vitis代码中对ADC抽取和DAC插入值的配置未考虑到Sample per AXI4-Stream Cycle的因素。通过对代码进行修正,成功实现了预期的频率输出和信号采集效果。;
适合人群:具有一定硬件调试经验的FPGA开发工程师或射频工程师,尤其是对RFSoC芯片有一定了解的技术人员。;
使用场景及目标:①帮助读者理解RFSoC芯片的调试流程和常见问题;②提供详细的故障排查思路和方法,特别是针对DAC和ADC频率设置不匹配的问题;③指导读者如何正确配置Vitis代码以确保RF Data Converter的正常工作。;
阅读建议:本文提供了丰富的实战经验和具体的调试步骤,建议读者在遇到类似问题时参考本文的排查思路,并结合自己的项目环境进行实践。同时,对于文中提到的技术细节,如ILA信号抓取、频谱仪检测等,读者可以深入研究相关工具的使用方法,以便更好地应用于实际工作中。
折叠共源共栅运放结构的运算放大器可以使设计者优化二阶性能指标,这一点在传统的两级运算放大器中是不可能的。特别是共源共栅技术对提高增益、增加PSRR值和在输出端允许自补偿是有很用的。这种灵活性允许在CMOS工艺中发展高性能无缓冲运算放大器。介绍了一种折叠共源共栅的运算放大器,采用TSMC 0.18混合信号双阱CMOS工艺库,用HSpice W 2005.03进行设计仿真,最后与设计指标进行比较。