分频没有改过来,需要修改过来,MCLK为24.576,通过DDS分频原理修改频率只要修改频率字就可以。
2022-02-24 10:25:54 860KB FPGA AD1871
1