基于multisim的三人表决器仿真

三人表决器课程设计报告实现了用最少的元器件实现要求功能。

1. 掌握基于 Vivado 的数字逻辑电路设计流程 2. 熟练使用 SystemVerilog HDL 的行为建模方法对组合逻辑电路进行描述 3. 熟练使用

3.2 一取一带诊断表决逻辑1oo1D 该结构由一个普通通道和一个诊断通道构成。 如图4所示。 图4 1oo1D表决结构图 可靠性框图如图5所示。 注： λDU为未检测到的危险失效率（下同） 图5 1oo1D可靠性框图 假定不考虑诊断测试间隔的影响（以下同）， 其要求时平均失效率PFDavg简化计算公式为： 可见由于带有诊断通路，不但系统的可靠性得 以提高，而且能通过自诊断检测出发生故障的元件， 向系统或操作员报警，通知工厂相关人员及时对故障 元件进行维修，保障系统的整体安全。 3.3 二取一表决逻辑1oo2 据标准GB/T20438，1oo2结构为两个并联的通道 构成，无论哪一个通道都能处理安全功能。如图6所 示。 可靠性框图如图7所示。 考虑共同原因失效影响，引入共因失效因子β （分析计算方法参见标准GB/T20438.6），其要求时 平均失效率PFDavg为： 若检验测试时间间隔足够短，那么非共因失效 部分 的数量级将远小于 共因部分 ，上式可近似为： 若两通道采用相同的结构，即λD1=λD2=λD，则 可见由于系统采取了冗余结构（二取一结 构），能有效地抵御危险失效的发生。由于采用的是 失电停车，通过将两个PLC单元串联起来，如果一个 单元故障发生了危险失效，但由于系统或操作人员不 知道，它将仍有假性正常输出，而另一个单元仍然可 以检测到故障，发出命令使系统进入安全状态，起到 保护作用。从公式可以看出，此时共同原因失效成为 系统发生失效的关键因素，在实际设计过程中应尽量 避免。总的来说系统安全性较好，但可用性差。 3.4 二取一带诊断表决逻辑1oo2D 1oo2D结构中有4个通道，其中包括两个诊断电 路通道。1oo2D结构由双重1oo1D系统并联接线，每 个诊断电路通道，不仅受到自身所在电路单元的控 制，同时也受到另外一个冗余电路单元的控制。正常 工作期间，在发生安全功能之前，两个通道都要求安 全功能。如果任一通道中诊断测试检测到一个故障， 则将采用输出表决，因此整个输出状态则按照另一通 道给出的输出状态。如果诊断测试在两个通道同时检 测到故障、或者检测到两个通道间存在差异时，输出 （2） （1） 图6 1oo2表决结构图 注：λCC为共因失效部分（下同） 图7 1oo2可靠性框图 （3）

2020级天津大学数字逻辑多数表决器的设计与实现

多人表决电路，主要思路是，用自动计数的计数器选通数据选择器，再以数据选择器的输出作为计数器的选通信号，从而完成多人投票。

熟悉软件Maxplus II 报警器 三人表决器 通过半加器设计1位全加器 全减器的使用

本次课程设计的题目是“裁判表决电路”，要求运用本期所学的数字电子电路知识来设计电路

经典四人表决器的FPGA程序，组合逻辑电路，包括图和程序两部分

北京大学 数字电路课程设计（加法器、计数器、表决器）