用VerilogHDL设计实现64bit二进制整数乘法器，底层乘法器使用16*16小位宽乘法器来实现，底层乘法器使用FPGA内部IP实现；经过基于modelsim仿真软件对电路进行功能验证，基于Quartus平台对代码进行综合及综合后仿真，电路综合后的工作频率大于100MHz
2024-05-19 17:46:14
4KB
1
编译环境：
Windows 11 64bit
Python 2.7.18
Ruby ruby 2.7.7
Perl v5.32.1
Visual Studio x64 Native Tools Command Prompt for VS 2022
编译参数：
configure.bat -prefix D:\Library\Qt-MSVC\Qt-5.15.2-MSVC2022-32bit-Static -confirm-license -opensource -debug-and-release -static -static-runtime -angle -combined-angle-lib -no-feature-d3d12 -platform win32-msvc -mp -nomake tests -nomake examples -nomake tools -skip qtwebengine -skip qtwebview
2024-04-24 15:06:06
358.94MB
1
64bit.server2008或win10下安装git服务器 2018-1-15亲自验证
2024-03-22 20:44:01
1.8MB
1
Qualcomm Atheros Bluetooth Suite(64bit).exe
2024-03-03 20:16:19
94.75MB
1
Autodesk_FBX_Review_Win_64bit_1.4.1 工具。
2024-02-03 22:47:32
23.6MB
1
用于解决三菱PLC MX控件运行在64位系统上的解决方案
2024-01-26 11:10:09
1.21MB
1
PLSQL Developer v14.0.4.1982 64bit + SN(多语言版含简中)。从PLSQL v12开始，界面风格有较大改动，同Win10一样成平面非立体风格。亲测可用！Enjoy！
2024-01-05 14:38:13
53.05MB
1