本报告详细论述了基于FPGA（Xilinx）的多档位数字频率计设计。采用 Verilog硬件描述语言，对各个单元电路及总体电路进行了细致的设计和仿真。
分频电路结构紧凑，在一个阶段的计数过程中产生所需的各个时钟信号，大大节省了系统资源。
门控电路，采用6位的十进制计数器，包含计数使能、清零、溢出标志等，并通过锁存器将固定的值送往数码管显示电路。
显示电路，采用数码管动态扫描方式。通过对档位以及所显值大小的判断，产生小数点控制信号和消隐信号，并通过动态扫描和数值一起送入对应的数码管。
系统运行良好，测量精度较高，并能够对错误的操作以及量程溢出情况进行报警显示。
2022-07-27 19:54:01
463KB
1
设计目的：
(1)掌握数字频率计的设计与调试方法。
(2)熟悉相应的集成电路的使用方法。
设计要求：
（1）测量频率范围：1Hz~9.99kHz；量程分为2档：1-999Hz，1.00-9.99kHz
（2）被测信号幅度：0.5~5V
（3）测量信号的周期
（4）显示方式：5位数码管十进制数显示
（5）测量误差：≤5%；
（6）手动切换量程及测量类型
（7）当被测信号的频率超出测量范围时，报警
（8）平均周期计数累计
（9）自校功能
2021-06-26 00:05:01
75KB
1
4位数字频率计Multisim仿真源码，Multisim10以上版本均可打开运行.
2021-06-16 13:19:58
284KB