1.1.1 设计任务 通过cache对映射机制的工作原理和逻辑功能的理解,运用logisim仿真cache的映射机制和实现cache基本功能的控制器电路。 1.1.2 功能要求 运用SROM或存储器实现能支持cache基本功能时钟控制电路设计与调试。模拟cache直接映射。实现原数据与cache现有数据的比较及更新,实现多行的输出。采用logisim软件设计仿真和调试完成。 1.2 总体设计 1.2.1 总体设计原理 cache的原理机制。由于主存的取存速度较慢,通过cache高速的取存速度提高总体的取存速度。cache的硬件组成通常为SROM,容量通常为主存的1/2的若干次方倍。存储机制,取存时,通过特定的算法,将指定的块区全部移到cache中,取存时,若主存区号与cache相同,则命中;否则,则不命中,通过算法决定是否更新cache的内容
2024-06-06 09:46:57 37.27MB 计算机体系与结构 课程设计
1
金蝶套打,实现自定义取数逻辑,包括套打元数据新建、套打模板新建、二次开发类配置、代码实现等
2023-09-04 11:26:14 273KB 金蝶套打
1
基于yolov3tiny 的FPGA 逻辑实现,在ZYNQ7100上完全验证,纯RTL资源,可移植,可验证,可仿真。 如有需要可通过csdn直接私信账号HQMI_@126.com 或者 咸鱼账号 “廿九猫猫”私信我都可以,收到后会第一时间回复。
2023-07-09 23:37:14 93KB fpga开发
1
全手写,绝对能用,2种实现逻辑,简单实用
2022-11-05 21:13:36 2KB 计算器 jsp 2种实现方法
1
VC 6.0 MFC模拟电梯上楼 下楼逻辑实现,本程序直观的模似了电梯上楼、下楼、停靠的操控逻辑,是一个典型的逻辑控制的示例。不过本人学习MFC没多少天,程序还是有遗憾的,就是在电梯下楼的时候,要一层一层的按,要不然人进不到电梯里,也希望高手能优化这个程序,让其变得更加人性化一些。
2022-06-05 18:15:28 32KB VC 源码-算法相关
1
fpga的逻辑实现4线spi,带仿真
2022-04-06 00:19:43 3KB fpga开发
1
查找表结构的逻辑实现原理 f=(A+B)*C*!D=A*C*!D+B*C*!D
2021-12-26 15:52:26 5.83MB 黑金 FPGA AX7010
1
wumpus-world 使用一阶逻辑实现 wumpus 世界。
2021-11-30 16:06:09 1.02MB Python
1
本项目是使用Xilinx的ISE开发工具建立的工程,代码规范、可移植性强,保证下载者可以实现真实效果。文件分类清晰包括ISE工程、RTL代码、Sim仿真代码、Matlab代码。该工程并不只是Sobel核心算法的验证,而是通过串口发送Matlab处理后的图像数据,经过Sobel算法后在VGA上显示效果的真实应用。
2021-09-16 10:26:20 111.16MB FPGA Xilinx ISE Sobel
1
服务器状态检查中...