搜索【跨时钟域处理】的结果 - 只为小站

Clock Domain Crossing (CDC) Design & Verification

Clifford_E._Cummings关于跨时钟域处理的经典论文，值得初学者学习

2021-10-27 21:05:24 3.35MB 跨时钟域处理 Verilog

1

异步fifo跨时钟域处理

使用FPGA内部FIFO做跨时钟域的信息处理，避免亚稳态的传播。

2021-09-09 16:30:50 219KB FIFO 异步时钟域

1

CDC跨时钟域处理方法

根据各种应用场景，详细介绍了各种CDC跨时钟域电路的处理方法

2021-08-17 10:59:46 1.16MB 数字IC设计

1