1. 通过补充缺失代码，完成一个 5 条指令单周期 CPU 的设计与验证； 2. 通过调试并修正已有实现中的错误，完成一个 20 条指令单周期 CPU 的设计与验证； 3. 在已实现的单周期 CPU 基础上，设计一个不考虑相关引发的冲突的单发射五级 CPU，并进行仿真和验证。 软件：vivado 语言：veilog

【实验名称】：基本模型机的设计与实现 【实验目的】： 1. 通过本次实验，学生能够深入了解基本模型计算机的结构与工作原理。 2. 学习并掌握不同类型指令的执行流程，包括算术、逻辑操作等。 3. 学习微程序控制器的设计方法，了解如何配置LPM_ROM（局部程序存储器）。 4. 将单一的电路单元组合成完整系统，构建一个基础的模型计算机。 5. 定义并编写五条机器指令对应的微程序，通过实际运行和调试，增强对计算机整机概念的理解。 6. 掌握微程序设计技术，包括二进制微指令代码表的编写，以及微程序控制方式的计算机设计方法。 【实验原理】： 1. 在这个实验中，计算机的数据通路控制由微程序控制器负责，使得各个部件单元能够在微指令序列的指导下自动执行任务。一条机器指令的执行从取指令开始到指令执行结束，由一系列微指令组成，即一个微程序。 2. 数据通路框图展示了系统的主要组成部分，虽然模型机未包含R1和R2寄存器，但实际实现中会包含这两个寄存器。 3. 24位微代码定义了微指令的结构，包括微地址输出信号、ALU操作选择信号、ALU操作方式选择信号、进位信号、存储器控制信号以及总线选择信号。 【实验步骤】： 1. 设计指令：参考ALU功能表，制定出五条指令，并绘制微程序流程图，明确每一步的操作。 2. 配置存储器：根据自定义的指令，修改实验示例中的ROM文件，以支持新指令的执行。同时，可能需要调整RAM中的数据以配合指令的执行需求。 3. 编译工程：确保所有设计无误后，编译工程文件，生成可下载到实验设备的程序。 4. 执行程序：下载程序后，通过实验设备运行和调试，观察并验证指令执行的正确性。 【微代码字段解释】： - 微地址信号（uA5-uA0）：确定下一条要执行的微指令的地址。 - ALU操作选择信号（S3, S2, S1, S0）：用于选择ALU进行的16种算术或逻辑运算之一。 - 操作方式选择信号（M）：区分算术操作（M=0）和逻辑操作（M=1）。 - 进位信号（/Cn）：指示ALU运算时是否存在进位。 - 存储器控制信号（WE）：控制RAM的读写操作。 - 总线选通信号（A9, A8）：译码后产生对不同单元的选通控制。 - 输入和输出选择信号（A字段，B字段）：分别用于选择输入和输出总线连接的单元。 - 分支判断测试信号（C字段）：用于条件跳转和其他控制流程。 通过这次实验，学生不仅能学习到计算机硬件的基本组成，还能亲身体验从指令设计到硬件控制的整个过程，这对于理解和设计更复杂的计算机系统具有重要意义。

HIT计组 CISC大作业 本资源摘要信息是关于计算机组成原理的课程报告，主题是复杂模型机设计实验。该报告涉及到计算机组成原理的多个方面，包括处理器功能、指令系统、数据寻址方式和微程序设计等。 1. 处理器功能及指令系统定义 模型机规定采用无符号数表示数据，字长为８位，8 位全用来表示数据（最高位不表示符号），数值表示范围是： 0≤X≤28－1。指令系统共有 15 条基本指令，包括运算类指令、控制转移类指令和数据传送类指令。运算类指令包含三种运算，算术运算、逻辑运算和移位运算，设计有 6 条运算类指令，分别为：ADD、AND、INC、SUB、OR、RR。控制转移类指令有三条 HLT、JMP、BZC，用以控制程序的分支和转移。数据传送类指令有 IN、OUT、MOV、LDI、LAD、STA 共 6 条，用以完成寄存器和寄存器、寄存器和 I/O、寄存器和存储器之间的数据交换。 2. 指令格式 所有单字节指令（ADD、AND、INC、SUB、OR、RR、HLT 和 MOV）格式如下：其中，OP-CODE 为操作码，RS 为源寄存器，RD 为目的寄存器。IN 和 OUT 的指令格式为：其中括号中的 1 表示指令的第一字节，2 表示指令的第二字节，OP-CODE 为操作码，RS 为源寄存器，RD 为目的寄存器，P 为 I/O 端口号，占用一个字节。LDI 指令为立即寻址，LAD、STA、JMP 和 BZC 指令均具备直接、间接、变址和相对寻址能力。 3. 数据寻址方式 系统设计五种数据寻址方式，即立即、直接、间接、变址和相对寻址。LDI 指令为立即寻址，LAD、STA、JMP 和 BZC 指令均具备直接、间接、变址和相对寻址能力。 4. 微程序设计 微程序设计结合 TDX—CMX 实验系统复杂模型机结构，给出微程序流程图和二进制代码表。微程序二进制代码表如下： 地址 十六进制表示高五位 S3-S0A 字段 B 字段 C 字段 UA5-UA0 0000 00 010000000000000000000000010100 6D 430000000001101101010000110310 ... 本资源摘要信息对计算机组成原理的相关知识点进行了详细的解释和分析，为读者提供了详细的参考资料和学习资源。

一. 实验目的：通过学习简单的指令系统及其各指令的操作流程，用 Verilog HDL 语言实 现简单的处理器模块，并通过调用存储器模块，将处理器模块和存储器模块连接形成简 化的计算机核心部件组成的系统。 二. 实验内容 1. 底层用 Verilog HDL 语言实现简单的处理器模块设计。 2. 调用存储器模块设计 64×8 的存储器模块。 3. 顶层用原理图方式将简单的处理器模块和存储器模块连接形成简单的计算机核心 部件组成的系统。 4. 将指令序列存入存储器，然后分析指令执行流程。

计组头歌实验：MIPS单周期CPU设计(24条指令)(HUST)1-4关源码

头哥-计算机组成原理实验实验一-logisim：4位快速加法器，circ文件，可以用logisim打开，也可用记事本打开。

有运算器设计的1-11关：复制代码，放进头歌，满分过 本实验使用 Verilog HDL 实现了单周期 54 条 MIPS 指令的 CPU 的设计、前仿真、后仿真和下板调试运行。CPU 可实现 54 条 MIPS 指令。 第1关：8位可控加减法电路设计 第2关：CLA182四位先行进位电路设计 第3关：4位快速加法器设计 第4关：16位快速加法器设计 第5关：32位快速加法器设计 第6关：5位无符号阵列乘法器设计 第7关：6位有符号补码阵列乘法器 第8关：乘法流水线设计 第9关：原码—位乘法器设计 第10关：补码—位乘法器设计 第11关：MIPS运算器设计

压缩包里有 1，四位快速运算器 2，八位快速运算器 3，十六位快速运算器 4，三十二位快速运算器 5，MIPS运算器设计 6，MIPS寄存器设计 7，原码一位乘法器

下载后可获得压缩包内含有：本人课程学习闯关通过的代码 1.8位可控加减法电路设计、2.原码一位乘法器设计、3.MIPS运算器设计、4.汉字字库存储芯片扩展实验、5.寄存器文件设计、6. MIPS RAM设计、7.4路组相连cache设计、8. 单周期MIPS CPU设计、9.微程序地址转移逻辑设计、10.MIPS微程序CPU设计、11.硬布线控制器状态机设计、12.多周期MIPS硬布线控制器CPU设计（排序程序）。每个实验的txt文件和logisim平台的circ文件对应每一个关卡，可直接复制粘贴完成闯关，非常便捷，方便学习有困难的同学对照学习，该文件是最新版答案2023年的。

Verilog、流水线、TinyMIPS、仿真、异常、华莱士乘法器、除法器、协处理器。