基本时钟，24小时进制，RTL文件夹是源程序文件，SIM文件夹是仿真代码文件，方便工程移植
输入输出端口
module top(
input clk ,
input rstn ,
output [7:0] seg ,
output [5:0] sel
);
2023-11-14 09:52:15
6.57MB
1
源码+仿真图+课程设计
主要内容：
使用DS1302芯片作为计时设备，用6个7段LED数码管或者LCD162作为显示设备，实现时钟功能；
基本要求：
（1）可以分别设定小时、分钟和秒，复位后时间为00：00：00；
（2）秒钟复位功能，秒复位键按下后，秒回到00。
（3）用EEPROM芯片存储数据
2023-05-18 20:29:09
2.81MB
1
本文是用verilog语言来描述一个基于FPGA的多功能数字电子时钟的设计，该设计具备时间显示，准确计时,时间校准, 定时闹钟等功能。本文首先介绍了需要完成的工作，然后介绍了系统整体设计以及源代码开发过程。源代码首先在Quartus软件上进行仿真、综合，通过后下载到正点原子新启点开发板上，在FPGA器件上的试验结果表明上述功能全部正确,工作稳定良好。
1、能够用数码管或液晶屏显示时、分和秒（采用24小时进制）；
2、具有按键校时功能，对小时和分单独校时，对分校时时，停止向小时进位；
3、具有闹钟功能，闹钟铃声为自主设计的用蜂鸣器发出的声音；
4、通过按键设置闹钟功能，且自动停闹和手动操作停闹；
5、其它创意设计：增加闹钟模式开启指示灯和闹铃提示灯；可以作为秒表使用。
2023-02-21 22:12:41
8.68MB
1
设计一个数字时钟，显示范围为00：00：00~23：59：59。通过几个开关进行控制，其中开关K1用于切换时间设置（调节时钟）和时钟运行（正常运行）状态；开关K2用于切换修改时、分、秒数值；开关K3用于使相应数值加1调节；开关K4用于减1调节；开关K5用于设定闹钟，闹钟同样可以设定初值，并且设定好后到时间通过实验箱音频放出一段乐曲作为闹铃。
2022-11-28 09:32:26
637KB
1
Labview电子时钟设计课程设计报告
前后VI设计图
报告目录都在里面
2022-11-01 20:37:28
461KB
1