异步时钟域间信号传输的隐患——亚稳态
2022-04-06 01:43:05 630KB verilog
1
使用FPGA内部FIFO做跨时钟域的信息处理,避免亚稳态的传播。
2021-09-09 16:30:50 219KB FIFO 异步时钟域
1