FIR数字滤波器的实现方法很多，而现代数字通信对实时性的需求决定其需要很高的数据吞吐率和处理速度。文章探求高速全并行FIR的FPGA实现方法，并以8输入15阶FIR滤波器为示例，在直接型FIR的基础上改进得到全并行FIR结构，采用Verilog硬件描述语言完成设计，仿真结果与MATLAB软件测试结果一致。在此基础上，提出两种改进措施，并进行综合、布局布线，对比所占资源，结果分布式FIR为硬件实现的最佳选择。

&VirtexTM-4 DSP48 Slice
&'
FIR

Virtex-4
&'*FIR
&'*

&'*&'
&'*RAM
4
FIR
RAM
3

FIR

&'*&& System Generator in DSP
VHDL
Verilog
&'*

并行FIR滤波器的FPGA实现,使用Verilog语言编写，有数据文件，以及testbench文件。

并行结构FIR滤波器的Verilog HDL代码，Vivado工程，含testbench与仿真，仿真结果优秀