该资源利用Verlog实现了简单CPU，并可烧录进小脚丫进行验证，资源包内附有演示视频，大家可以观看整个演示过程，也可根据视频烧录进自己的小脚丫进行验证。另外详细设计请参考本人的博客【FPGA】设计一个简单CPU—Verlog实现。希望可以帮助到大家。

左开关闭合，左流水灯，深蓝色呼吸灯，数码管 右开关闭合，右流水灯，绿色呼吸灯，数码管 双闭合，双闪，浅蓝色呼吸灯，数码管 3天30小时速成verilog与fpga（doge https://www.bilibili.com/video/BV1jZ4y1976Y/ B站视频，文件 包含引脚，工程，报告

大脚丫跳芭蕾听课评语.docx

1、设计要求基于小脚丫FPGA开发板设计带数码管显示倒计时的交通灯系统，要求: 1)一个道路绿灯持续时间25S，红灯持续时间10S，黄灯持续时间3S； 2)另一道路绿灯持续时间10S，红灯持续时间25S，黄灯持续时间3S； 3)第一位数码管和第二位数码管显示倒计时； 2、硬件连接FPGA的系统时钟来自于小脚丫FPGA开发板配置的25MHz时钟晶振，连接FPGA的C1引脚。 本设计除了时钟和复位键以外没有其他的输入，故只用到一个按键K6硬件设计如图1所示，按键连接到FPGA的B1引脚。 图1、复位键硬件设计 设计中需要两个RGB的led进行交通灯显示的呈现，每一个RGB的LED都有三个引脚需要跟小脚丫连接在一起。两个LED跟小脚丫FPGA开发板之间的连接关系如图2所示，对应的管脚如下。 图2、RGB_LED硬件连接 设计中需要使用数码管进行倒计时的显示，小脚丫通过74HC595来控驱动和控制数码管。74HC595跟小脚丫FPGA开发板之间的连接关系如图3所示，对应的管脚如下。 图3、数码管驱动74HC595硬件连接 3、工作原理和状态转换 1)使用计数器做分频处理，得到周期为1秒的脉冲信号clk_1h； 2)使用一个6bit的BCD码表示倒计时时间的值，其中高2bit表示值的十位，低4bit表示值的个位； 3)用以下四个状态分别表示交通灯不同的显示； S0: 大路绿灯亮，小路红灯亮，持续25S； S1: 大路黄灯（蓝灯）亮，小路红灯持续3S； S2: 大路红灯亮，小路绿灯亮，持续10S； S3: 大路红灯亮，效率黄灯（蓝灯）亮，持续3S； 得到状态转换图如下: 图4、交通灯状态转换图 4、代码设计为了实现所需要的功能，我们将整个设计在顶层划分为五个不同的模块，如图5所示。 图5、交通灯程序框图 4.1clock_division模块Clock_division模块主要实现数字时钟的模式控制，程序代码截图如下: 4.2 Curren_state模块 这部分代码的作用是将次态赋值给当前态，这是三段式的标志性模块。该模块程序代码截图如下: 4.3 Output&count模块这部分代码可以说是整个代码的核心部分，交通灯的显示在这部分完成。此外，这一部分还负责进行倒计时，这部分的代码将即使数字分为个位和十位进行分别倒计时。此举有利用后面对74HC595驱动数码管的代码进行调用。其序代码截图如下: 4.4 CubeDisplay模块这部分代码用于74HC595的控制，以使得数码管能够按照计划进行倒计时显示。这部分代码截图如下: 5、系统运行图6、系统运行 视频地址: 优酷视频（基于小脚丫FPGA的倒计时交通灯）: https://v.youku.com/v_show/id_XMTU0NDI4NjQ1Mg==.html 6、资源报告资源数量比例说明 LUT4s24919% 寄存器1157% 存储器00% IO管脚11 时钟频率25MHz 7、知识点时钟计数分频 三段式程序段的编写 串行/并行转换 74HC595控制 9、相关文件文件名称功能 Traffic_Light交通灯状态转换和灯显示，以及顶层模块功能 DLED_4Bit倒计时显示模块

小脚丫驱动.rar111

秋一年级语文上册 识字6《沙滩 贝壳 脚丫》同步练习 苏教版-苏教版小学一年级上册语文试题.doc

小脚丫STEP FPGA Training V2.0硬件手册，版权归小脚丫STEP FPGA所有，请勿用于学习之外用途。

小脚丫出厂程序（拷出来使用）.rar

1、设计要求基于小脚丫FPGA开发板和四位数码管实现数字时钟的设计，要求: 1)采用FPGA+按键+四位数码管实现数字时钟功能； 2)时间显示格式:XX:XX:XX (时:分:秒)，采用24小时制； 3)四位数码管显示时分秒，可以通过按键控制选择显示时分界面还是分秒界面。 4)通过按键设定初始时间。 5)设置在整点12点时，通过蜂鸣器响示意整点报时。蜂鸣器响维持大概5S； 2、硬件连接FPGA的系统时钟来自于小脚丫FPGA开发板配置的24MHz时钟晶振，连接FPGA的C1引脚。 本设计用到五个个按键K1~K5，硬件设计如图1所示，五个按键分别连接到FPGA的B8、C8、A10、A11和A12引脚。 图1. 按键硬件设计 本设计用到一个蜂鸣器来示意整点报时，硬件设计如图1所示，蜂鸣器连接到FPGA的B2引脚。 图2. 蜂鸣器硬件设计 本设计用到四位数码管来显示时间，四位数码管用两个74HC595驱动，硬件设计如图1所示，74HC595的串行时钟SCK、并行时钟RCK和串行数据DIN分别连接到FPGA的N2、M1和K1引脚上。 图3. 数码管驱动74HC595硬件设计 3、工作原理1)使用计数器做分频处理，得到周期为1秒的脉冲信号； 2)使用三个8bit的BCD码表示时钟、分钟、秒钟的值，其中高4bit表示值的十位，低4bit表示值的个位； 3)正常运行时，每来一个1S脉冲信号个位加1，个位满10清零同时十位加1，当秒钟满60清零同时分钟个位加1，依次进行...直到23:59:59的下一刻全部清零； 4)按键K5，模式调节，设计共分4中模式（分秒显示、分秒调节、时分显示、时分调节），按动K5依次切换模式； 5)按键K2，时间调节，当数字时钟在时针调节、分针调节或秒针调节模式时，按动K2调节对应时间位； 6)在调时分和调分秒两个状态，可以通过K4和K2键分别左移右移要调整的位，要调整的位会通过对应位的闪烁来示意。通过K4和 K2左右移动选择好要调整的位以后，就可以通过K1和K3来增大或调小对应的位； 4、代码设计为了实现所需要的功能，我们将整个设计划分不同的模块，如图4所示。 图4. 数字时钟程序设计框架 4.1五位按键消抖模块 图5. 五位按键消抖模块 Ø输入:五位的按键电平信息输入 Ø输出:五位消抖后的脉冲输出 Ø功能:将按键按下一次的电平信号，经过消抖后变成一个维持一个时钟周期的脉冲信号； Ø原理: 图6. 按键抖动特性 FPGA过20ms检测按键是否按下，存储检测到的值，并且按位取反与前一个20ms检测的值相与，得到一个值，如果为1，则判断按键按下，否则则无按下。 图7. FPGA按键的理解示意图 4.2电子表显示控制模块。 图8. 电子表显示控制模块 Ø输入:五位的按键脉冲 Ø输出:十六位的BCD码输出，每四个代表一个十进制数； Ø原理:四位的位闪烁控制信号。某一位为一代表这位对应的数码管的一位进行闪烁显示。（在调整状态下，会让当前调整的哪一位进行闪烁。正常显示状态下seg_flash_data全为零）； Ø功能:主要就是一个状态机，通过检查输入的按键信息，进行显示状态切换，时间调整。四个状态分别为:显示分秒，调分秒，时分显示，调时分；当K5按键按下（key_pulse[4]）时依次跳转，如图9所示。 图 9. 数字时钟状态控制设计 4.3数码管译码模块 图10. 数码管译码模块 Ø输入:四位的BCD码数据 Ø输出:八位的七段数码数据 Ø功能:一个case语句，将输入的四位BCD码转化为七段数码数据； Ø原理:数码管分为共阳极数码管和共阴极数码管。共阳数码管是指将所有发光二极管的阳极接到一起形成公共阳极(COM)的数码管，共阳极（COM）需接+5V才能使其工作。共阴数码管是指将所有发光二极管的阴极接到一起形成公共阴极(COM)的数码，共阴极（COM）需接GND才能使其工作。小脚丫拓展板上的数码管如下图所示: 图11. 数码管内部电路 共阴极数码管: 位选为低电平（即0）选中数码管；各段选为高电平（即接+5V时）选中各数码段；由0到f的编码为: 4.4四位数码管显示控制模块。 图12. 数码管显示控制模块 Ø输入:四个八位的七段数码管数据和位闪烁控制信号seg_flash_data. Ø输出:需要串行输出给74HC595的十六位数据； Ø功能:模块就是循环的将四位七段数码数据，组合一个十六位的输出数据； 4.5 74HC595驱动功能模块 图13. 74HC595驱动功能模块 Ø输入:十六位的位选段选数据。 1)duan_wei_data[13:0]分别对应: 2)[ X,X,H+,H-,DIG4,DIG3,DIG2,DIG1,DP,G,F,E,D,C,B,A] ; Ø输出:SPI接口输出，串行输出十六位位选段选信号； Ø

oc8051软ip,小脚丫平台，mxo2-4000hc，lattice芯片，diamond工程