本报告详细论述了基于FPGA（Xilinx）的多档位数字频率计设计。采用 Verilog硬件描述语言，对各个单元电路及总体电路进行了细致的设计和仿真。 分频电路结构紧凑，在一个阶段的计数过程中产生所需的各个时钟信号，大大节省了系统资源。 门控电路，采用6位的十进制计数器，包含计数使能、清零、溢出标志等，并通过锁存器将固定的值送往数码管显示电路。 显示电路，采用数码管动态扫描方式。通过对档位以及所显值大小的判断，产生小数点控制信号和消隐信号，并通过动态扫描和数值一起送入对应的数码管。 系统运行良好，测量精度较高，并能够对错误的操作以及量程溢出情况进行报警显示。