1、了解数字系统设计方法
2、熟悉VHDL语言及其仿真环境、下载方法
3、熟悉Multisim环境
4、设计实现四位二进制减法计数器（缺0000 0001 0010）
工作计划与进度安排:
第一周 熟悉Multisim环境及QuartusⅡ环境，练习数字系统设计方法，
包括采用触发器设计和超高速硬件描述语言设计，体会自上而
下、自下而上设计方法的优缺点。
第二周 在QuartusⅡ环境中用VHDL语言实现四位二进制减法器（缺0000 0001 0010），在仿真器上显示结果波形，并下载到目标芯片上，在实验箱上观察输出结果。在Multisim环境中仿真实现四位二进制减法计数器（缺0000 0001 0010），并通过虚拟仪器验证其正确性。
2021-12-19 12:57:43
1.51MB
1
数字电子技术课程设计。数电课程设计-四位二进制减法计数器目录：一.课程设目的 1
二.课设题目实现框图 1 2
三.实现过程 1 3
1.VHDL 1 13
1.1建立工程 1 13
1.2VHDL源程序 6 3
1.3编译及仿真过程 8 3
1.4引脚锁定及下载 11 3
1.5仿真结果分析 11 3
2.电路设计 12 5
2.1设计原理 12 3
2.2基于Multisim的设计电路图 14 3
2.3逻辑分析仪显示的波形 15 3
2.4仿结果分析 15 3
四.设计体会 16 9
五.参考文献 17 22
2021-11-02 16:54:09
1010KB
1
该程序使用vivado与FPGA板可实现四位二进制数可控加法的功能，用数码管显示，动态输入动态显示，并添加按键防抖功能。
2021-07-02 15:14:42
20KB
1
1、在锁的控制电路中储存一个可修改的四位二进制代码作为密码，当输入代码与锁的密码相等时，进入开锁状态使锁打开。开锁状态时绿灯亮。
2、从第一个按键触动后的5秒内未将锁打开，则电路进入自锁状态，使之无法再打开，并由扬声器发出持续10秒的报警信号。自锁状态时红灯亮。
2021-06-18 13:03:47
1.17MB
1