本书系统介绍超大规模集成电路（VLSI）的测试方法学和的可测性设计，为读者进行更深层次的电路设计、模拟、测试和分析打下良好的基础，也为电路（包括电路级、芯片级和系统级）的设计、制造、测试和应用之间建立一个相互交流的平台。
本书主要内容为电路测试、分析的基本概念和理论，数字电路的描述和模拟方法，组合电路和时序电路的测试生成方法，专用可测性设计，扫描和边界扫描理论，IDDQ测试，*和伪*测试原理，各种测试生成电路结构及其生成序列之间的关系，与MY邓列相关的其他测试生成方法，内建自测度原理，各种数据压缩结构和压缩关系，专用电路Memory和SoC等的可测性设计方法。
本书既可作为人一集成电路设计、制造、测试、应用，EDA和ATE专业人员的参考用书，也可作为高等院校高年级学生和研究生的专业课程教材。
2021-10-11 15:17:46
4.41MB
1
超大规模集成电路测试原理和结构，适合可测性设计工程师和在读研究生和博士生。VLSI DFT经典书籍。
2021-08-15 22:28:32
5.66MB
1
随着半导体工艺的发展，可测性技术成为每个芯片在设计中必须考虑的问题，如何高效和高质量的测试芯片中的内嵌Memory，成为DFT技术中的关键技术，本文针对rombist中的memory model的产生算法和结果做一个分析和总结，实际案例的具体分析和技术，希望对大家的面试和工作有帮助。
2021-07-28 21:20:03
912KB
1
数字系统测试与可测性设计实验指导书ATPG应用
为了让大家都找得到免费的学习资料，特此免费免积分下载，为我国IC行业的发展贡献绵薄之力。文件不是很清晰，但是看得清楚，多多包涵。
2021-06-25 12:03:07
3.89MB
1
华为硬件可测性设计规范1范围
2定义
3功能测试可测性设计规范3.1功能测试装备原理说明
3.2 单板功能测试可测性设计
3.2.1机械结构的可测性设计
3.2.2自检和自环
3.2.3测试夹具
3.2.4其他
4 ICT可测性设计规范
4.1机械设计规范
4.1.1测试点
4.1.2 Tooling Holes
4.1.3两个测试点中心间隔
4.1.4测试点到其它物体的间距
4.1.5焊锡面元件高度
4.1.6其他
4.2电路设计规范
4.2.1芯片的控制引脚
4.2.2反馈环路
4.2.3边界扫描设计
4.2.4 NAND-Tree
4.2.5 FPGA和EPLD设计
4.2.6在线编程
4.2.7减少测试点的方法
4.2.8其他
2021-04-26 14:39:19
202KB
1