为了更好的设计实现一种通过对同一硬件多次使用实现高分辨率数据转换的二阶两步增量式ADC电路的晶体管级电路，借助ADMS仿真工具，对一种基于电路复用的双采样、一位量化两步IADC（IADC2+IAD1）的各个模块和整体进行了VerilogA行为级建模，并给出了输入输出特性曲线，微分非线性等仿真结果。不考虑非理性因素，各模块模型均为理想情况下，微分非线性最大值5 LSB，积分非线性为1 LSB，有效位数为14 bit。为电路复用的两步二阶增量ADC的晶体管级设计与实现提供了参考依据。

本文提出了两种校准方案，以校正模数转换器中的级增益误差。 两种方法针对不同的场景，或者更高的校准精度或更少的数字开销。 首先，我们在传统的基于代码统计的方法中优化了增益计算方案，从而提高了校准精度。 此外，我们引入了检测到丢失代码的校准，该校准通过对数字域中丢失代码的数量进行计数和乘以运算来代替增益系数的计算，从而大大简化了数字实现。 为了消除对输入信号的校准依赖性，我们在芯片上实现了测试信号生成的功能。 我们还将这些校准方案与输入信号的要求，校准精度以及基于行为模拟的数学模型的硬件开销进行比较。 两种概念均以11位80-MS / s的逐次逼近进行了验证。通过在65 nm CMOS中制造的桥式数模转换器对寄存器进行注册