FPGA驱动VGA接口的VHDL语言实现

上传者: zongfabao | 上传时间: 2022-05-15 20:01:20 | 文件大小: 8KB | 文件类型: TXT
library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; entity vgacore is Port ( clk : in std_logic; reset : in std_logic; md : in std_logic_vector(1 downto 0); hs : out std_logic; vs : out std_logic; r : out std_logic_vector(1 downto 0); g : out std_logic_vector(2 downto 0); b : out std_logic_vector(2 downto 0) ); end vgacore;

文件下载

评论信息

  • qq_24810639 :
    资料不错!!谢谢楼主~~~
    2015-04-07
  • u010977203 :
    看了之后很有帮助的
    2013-06-06
  • richardhuang888 :
    显示接口,实用
    2013-05-09
  • mass_lynnxy :
    显示接口,看看和分辨率有关吗。
    2013-04-15
  • suolong_e :
    内容还不错。有参考的价值。
    2013-03-31

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
服务器状态检查中...