只为小站
首页
域名查询
文件下载
登录
首页
课程资源
嵌入式
Verilog HDL数字设计与综合
Verilog HDL数字设计与综合
上传者:
zengwangsysu
|
上传时间: 2022-01-28 15:20:02
|
文件大小: 6.43MB
|
文件类型: -
verilog
IC
学习verilog语法的最佳入门书籍,中文翻译版,文字可编辑。 原版书名:Verilog HDL: A Guide to Digital Design and Synthesis 原版作者:Sanir Palnitkar 译者:夏宇闻 胡燕祥 刁岚松
文件下载
立即下载
评论信息
其他资源
一个74hc595驱动3个数码管
手机与ESP8266WiFi模块进行通信
TVDI_idl.rar
网上花店系统java(附带数据库。论文)
一键反编译apk
电磁兼容 试验和测量技术 IEC61000-4 全套标准.rar
解决IE10无法安装 在安装前需要更新的问题
Microsoft Edge浏览器卸载工具
基于FPGA的贪吃蛇
光伏发电MATLAB仿真
最优化 拟牛顿法,高斯-牛顿法,LM法,共轭梯度法
报警声音大全__WAV
matlab批量抠图
hyperspectral toolbox for matlab - 高光谱图像处理工具
MFC扫雷程序设计完整源码,文档
4_构建一个简单的spring-boot的data jpa项目.zip
terraform-ansible-setup:使用基础架构作为代码在云场所中建立完整的基础架构-源码
exwise05.zip exwise05.zip
真正能用的,阿里云『函数计算』PHP环境,gd和sqlite库,gd.so、pdo_sqlite.so文件
启智畅想集装箱号码识别系统-安卓版
MFC_学生信息管理系统
三菱FX系列PLC与PC通讯
HMC5883驱动,C语言
酒店管理系统后台免费模板
免责申明
【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
个人信息
点我去登录
购买积分
下载历史
恢复订单
相关资源标签
3G/移动开发
C/C++
Java
.Net
PHP
嵌入式
软件测试
数据库
网络管理
网页制作
游戏开发
专业指导
讲义
热门下载
王万良-人工智能导论(第五版)课件
得到品控手册7.0.pdf
基于S函数的BP神经网络PID控制器及Simulink仿真和对应代码模型.zip
Python+OpenCV实现行人检测(含配置说明)
毕业设计:基于Python的网络爬虫及数据处理(智联招聘)
2021华为芯片研发岗位笔试题
C4.5决策树算法的Python代码和数据样本
商用密码应用与安全性评估——霍炜.pdf
离散时间信号处理第三版课后习题答案
2022学术英语写作(东南大学) 章节测试+期末test答案
代码随想录知识星球精华-大厂面试八股文第二版v1.2.pdf
多目标优化算法(四)NSGA3的代码(python3.6)
全国道路网SHP数据.zip
2019和2021年华为单板通用硬件笔试题及答案
android开发期末大作业.zip
最新下载
面向计算机科学的数理逻辑第二版-陆钟万 习题答案
Abakus RAD Studio 10.3 Rio 工控图表控件
brain_for_zhihu.mph
Delphi XE10 Seattle移动开发指南完整版(object_pascal_handbook_by_marco_cantu_)
stm32f407读写flash的demo,基于正点原子探索者板
常用的32位加法器(串行加法器,旁路加法器,分支选择加法器,超前进位加法器)
compat-2010.1.31-6.1.i586.rpm
gcc_old-2.95.3-175.2.i586.rpm
具体数学(第二版)高清中文带书签文字完整版PDF
北邮 数据库系统原理(SQL Server版) 实验三