只为小站
首页
域名查询
文件下载
登录
首页
课程资源
嵌入式
Verilog HDL数字设计与综合
Verilog HDL数字设计与综合
上传者:
zengwangsysu
|
上传时间: 2022-01-28 15:20:02
|
文件大小: 6.43MB
|
文件类型: -
verilog
IC
学习verilog语法的最佳入门书籍,中文翻译版,文字可编辑。 原版书名:Verilog HDL: A Guide to Digital Design and Synthesis 原版作者:Sanir Palnitkar 译者:夏宇闻 胡燕祥 刁岚松
文件下载
立即下载
评论信息
其他资源
中国三级流域
中国地震动峰值加速度区划图kml格式——最新版
基于IUV-Pre5G通信网络规划设计与部署研究.doc
在线音乐管理系统(附毕业论文-文献翻译-答辩最终版)
模型预测控制(model predictive control)
《大话无线通信》(通俗易懂).pdf
E-prime实验设计技术(曾祥炎)
GVFSnake(matlab)边缘检测和图像分割
最短路径用Dijkstra算法实现的MFC编程
java学习增删改查完整源码(带数据库)
60个HFSS 仿真实例模型库
协同训练的一个小例子
EMC存储初始化工具,初次安装必用的哦
GA.zip(遗传算法源代码)
pdf 修改工具
k-源码
A real-time multi-camera vision system for UAV collision warning.pdf
特殊教育概论.docx
20201231023932.docx
2010年圣诞节祝福网页源码,超漂亮中文版.rar
【DirectX】Win32窗口创建源码 by浅墨
MODIS 相关软件MRT Swath
mfc获取mac地址的小程序
CSS梅兰商城项目实战.psd
p2p-test[udp打洞测试程序].zip
免责申明
【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
个人信息
点我去登录
购买积分
下载历史
恢复订单
相关资源标签
3G/移动开发
C/C++
Java
.Net
PHP
嵌入式
软件测试
数据库
网络管理
网页制作
游戏开发
专业指导
讲义
热门下载
采用K-means聚类,实现多维矩阵的聚类,并进行可视化展示(matlab)
故障诊断数据集及实现代码
新型冠状病毒疫情_2020年东三省数学建模A题_论文展示
离散时间信号处理第三版课后习题答案
IEEE33节点配电网Simulink模型.rar
模型预测控制MPC(模型预测电流控制,MPCC)的simulink仿真,2016b版本
基于VMD算法的信号降噪.rar
QT自制精美Ui模板系列(一)桃子风格模板 - 二次开发专用
2019西门子杯六部十层电梯群控参考程序.zip
【SystemVerilog】路科验证V2学习笔记(全600页).pdf
基于蒙特卡洛生成电动汽车充电负荷曲线程序
雷达信号处理仿真程序(MTI,MTD等)
拾荒者扫描器.rar
MVDR,Capon波束形成DO估计.zip
pytorch实现RNN实验.rar
最新下载
AB公司EPLAN库
玄奥系列软件注册机电脑版,手机版
hamilton time series analysis
apatedns工具
pywin32-220.win32-py3.4
电子科技大学有限自动机历年考题
北京shp地图文件(cpg/dbf)包含铁路河流大厦gis
以太坊智能合约测试节点工具Ganache,图形化界面安装包windows版本
东元电机7300PA系列变频器说明书1.zip
steamtools入库