特权FPGA VIP视频图像开发套件例程详解2——DDR2控制器读写测试.pdf
本实例对 Altera 提供的 DDR2 控制器 IP 核模块进行操作，每 1.78 秒执
行一次 DDR2 的写入和读出操作。先是从 0 地址开始遍历写 256*64bits 数
据到 DDR2 的地址 0-1023 中；在执行完写入后，执行一次相同地址的读操
作，将读出的 256*64bits 数据写入到片内 RAM 中。
文件下载
评论信息
其他资源
- MDX词典制作和转换txt工具
- 基于PCL、VTK的切片法计算三维模型的体积
- 2018-2019_南京大学计算机系数据库期末考试_参考答案.pdf
- i2c slave端verilog代码
- tbd算法动态规划实现
- 数据结构实例（内含17个详细经典实例）
- 基于java的毕业生信息管理系统
- C++图书管理系统（包括源码，论文，以及演示的PPT）
- 显著性检测方法:LC（matlab实现)
- 情感语音识别代码matlab
- MQTT即时通讯web
- 基于FPGA控制AD1674的verilog程序
- CVUI（配合Opencv书写界面神器）
- 邮件接收服务-smtpServer
- cleanmem_v2.4.3 破解版
- C#开发Android应用实战 使用Mono for Android和.NET C# PDF扫描版
- win7 64位python2.7安装PIL模块
- Windows PowerShell 应用手册
- 题库管理系统（sql）
- 电气传动自动化技术手册 (第2版) 天传所的
- EhLib汉化文件（DBGRIDEH汉化文件）
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明