Verilog语言中case语句详解及优化

上传者: xghit | 上传时间: 2019-12-21 22:00:32 | 文件大小: 24KB | 文件类型: pdf
Verilog语言中case语句详解及优化 详细讲解了case语句的原理、实现。并说明了如何合理使用case从而实现程序的优化配置

文件下载

评论信息

  • xbw3336661 :
    写的不错,多初学者有帮助
    2020-10-31
  • RaboLab :
    写的不错,多初学者有帮助
    2020-10-31
  • hnzziafyz :
    一般吧,这个对我没用
    2017-04-18
  • 赢在拼搏中 :
    一般吧,这个对我没用
    2017-04-18
  • b_20050397 :
    比较具体,谢谢
    2015-08-16
  • b_20050397 :
    比较具体,谢谢
    2015-08-16
  • ll88842 :
    写的不错,多初学者有帮助
    2015-05-18
  • ll88842 :
    写的不错,多初学者有帮助
    2015-05-18
  • a2345678ff :
    很好,对我很有帮助
    2014-03-02
  • 赛亚罗特 :
    很好,对我很有帮助
    2014-03-02

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明