基于EP4CE6F17C8的OV5640摄像头采集+SDRAM缓存+VGA显示完整工程（Quartus 17.1）

这套资源提供一套开箱即用的FPGA图像采集与显示解决方案，适配Altera Cyclone IV E系列EP4CE6F17C8芯片，使用Quartus Prime 17.1开发环境。核心功能是驱动OV5640高清CMOS摄像头模组（AN5640），配置为RGB565格式输出，支持最高1080P实时视频流采集。数据先经FPGA逻辑同步控制，写入外部SDRAM作帧缓存，再按需读出并转换为VGA时序信号，直接驱动VGA显示器显示。工程包含完整的Verilog顶层模块top.v及全部配套逻辑，已通过综合、布局布线验证；含I2C配置接口（cmos_scl/cmos_sda）用于初始化OV5640寄存器，支持vsync/href/pclk/db等标准DVP接口信号接入；VGA输出引脚明确分配（vga_out_hs/vs/r/g/b），便于连接常见VGA转接板；SDRAM控制器接口完整开放（sdram_clk/cke/cs_n/we_n/cas_n/ras_n/addr/ba/dqm/dq），适配常见16位宽SDRAM芯片。所有源码、Quartus工程文件、约束文件（.qsf）、编译日志及基础配置说明文档均已整理就绪，可直接加载、修改、重编译和上板调试。