只为小站
首页
域名查询
文件下载
登录
首页
课程资源
嵌入式
基于STM32门禁控制系统
基于STM32门禁控制系统
上传者:
44984773
|
上传时间: 2021-06-02 14:04:00
|
文件大小: 36.71MB
|
文件类型: ZIP
STM32
RC522
门禁系统
卡感应模块
基于STM32门禁控制系统,使用RC522作为卡感应器,使用STM32F4型号单片机作为主控,可以读出卡的ID和序列号,同时可以编程识别指定卡号并作出相应变化,底层完整,实测可用,适合移植和学习,同时包含完整的资料包和参考资料,方便查找数据手册和资料下载
文件下载
立即下载
评论信息
其他资源
OpenSceneGraph-3.6.5-bin.zip
MATLAB图论工具箱
南海诸岛shp
Verilog VGA小游戏
Cadence User Interface SKILL Functions Reference
多传感器信息融合及应用
基于改进遗传算法配电网络重构的研究
opengl画圆柱体(直接函数法,逼近法)
matlab将data写成nc
圣诞节雪花飘落jQuery特效.zip
使用新型四模短线加载环形谐振器的双带通滤波器
modbus Java 开发包modbus4j-3.0.5.rar
streamlink:Streamlink是一个CLI实用程序,可将来自各种服务的视频流通过管道传输到视频播放器中-源码
dicom 转jpg jdk扩展包
宝源空中充值电脑缴费系统软件单机版
密钥管理系统
vb6扫雷源码
OSG嵌入Qt解决方案
国科大-模式识别-2017期末试题
QT5的SQL数据导入exceldemo
24l01遥控器的收发控制小车
5ucms会员系统UTF8版
Pygame游戏源代码:中国象棋
免责申明
【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
个人信息
点我去登录
购买积分
下载历史
恢复订单
相关资源标签
3G/移动开发
C/C++
Java
.Net
PHP
嵌入式
软件测试
数据库
网络管理
网页制作
游戏开发
专业指导
讲义
热门下载
DS证据理论的MATLAB案例程序源代码
IEEE33节点配电网Simulink模型.rar
RX560 bios合集(请务必注意显存品牌和大小以及是否需要6pin!)含刷新工具.zip
毕业设计:基于Python的网络爬虫及数据处理(智联招聘)
得到品控手册7.0.pdf
BP_PID控制仿真.rar
STM32F4时钟触发ADC双通道采样DMA传输进行FFT+测频率+采样频率可变+显示波形
长江流域shp.zip
智能微电网中利用粒子群算法实现多目标优化(有完整数据可运行).zip
MATLAB之LSTM预测
基于MATLAB的水果图像识别
股票价格预测-LSTM-TCN-GBDT:使用四种算法(LSTM,TCN,GRU,GBDT)进行股票价格的预测和预测结果的检验。有四种算法(LSTM,TCN,GRU,GBDT)用于预测股价并检验预测结果-源码
Spring相关的外文文献和翻译(含出处).zip
大学生网页设计大作业-5个网页设计制作作品自己任选
机械臂避障路径规划仿真 蚁群算法 三维路径规划
最新下载
[英文游戏编程图书全集]The.Animator.Survival.Kit
CICflowmeter安装文件以及详细说明教程(至2020.9.20可成功运行)
基于matlab点云工具箱对点云进行处理二:对点云进行欧式聚类,获得聚类后点云簇的外接矩形.rar
MS1824 Datasheet-EN(1)-已解锁.pdf
ad9253器件基于FPGA编写的Verilog驱动程序 该程序参考Xilinx官方手册xapp524来编写实现 已通过代码仿真验证,可直接移植到项目中
windows内核安全与驱动开发(pdf+源码).zip
行人检测与跟踪
红米2 刷机 LineageOS 17.1(安卓10)
Windows 95 For VMware Workstation 全套驱动及补丁
基于 FPGA 的 I2C 总线模拟,采用 Verilog HDL 语言编写