Verilog实现一个秒表

verilog 跑马灯

用Verilog实现一个秒表，有详细注释，不懂之处可问我。原创。主要功能说明如下 //第一下key，开始计时 S2 = 3'd2, //第二下key，记录ftime，继续计时 S3 = 3'd3, //第三下key，记录stime，停止计时 S4 = 3'd4, //第四下key，显示第一名时间 S5 = 3'd5; //清0，ftime，stime归零

文件下载

评论信息

其他资源

免责申明

【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论【只为小站】经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见版权及免责申明

Verilog实现一个秒表

文件下载

评论信息

其他资源

免责申明

个人信息

相关资源标签

热门下载

最新下载