基于FPGA的Sobel算法.zip

上传者: 44678052 | 上传时间: 2021-08-10 16:12:10 | 文件大小: 8.58MB | 文件类型: ZIP
该资源是基于FPGA用Verilog实现的Sobel算法,一个ROM存储图片,另外两个RAM存储两行图像数据,代码量少,易于阅读和理解

文件下载

资源详情

[{"title":"( 353 个子文件 8.58MB ) 基于FPGA的Sobel算法.zip","children":[{"title":"RAM.v <span style='color:#111;'> 9.07KB </span>","children":null,"spread":false},{"title":"filters.xml <span style='color:#111;'> 66B </span>","children":null,"spread":false},{"title":"preferences.xml <span style='color:#111;'> 347B </span>","children":null,"spread":false},{"title":"stp1.stp <span style='color:#111;'> 316.96KB </span>","children":null,"spread":false},{"title":"main.map_bb.hdb <span style='color:#111;'> 29.66KB </span>","children":null,"spread":false},{"title":"......","children":null,"spread":false},{"title":"<span style='color:steelblue;'>文件过多,未全部展示</span>","children":null,"spread":false}],"spread":true}]

评论信息

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明