fpga基础源发及时序仿真.zip_FPGA RS485_earlytgr_fpga入门源代码 及 时序仿真_rs485_状态

上传者: 42663213 | 上传时间: 2022-09-22 09:00:32 | 文件大小: 42.18MB | 文件类型: ZIP
fpga基础源发及时序仿真 包涵状态机设计思路 3-8译码器 BCD计数器 按键消抖 红外接收 RS485 收发器 SDRAM DAC ADC led1602显示模块 等基本模块程序

文件下载

资源详情

[{"title":"( 1875 个子文件 42.18MB ) fpga基础源发及时序仿真.zip_FPGA RS485_earlytgr_fpga入门源代码 及 时序仿真_rs485_状态","children":[{"title":"led_r.v.bak <span style='color:#111;'> 728B </span>","children":null,"spread":false},{"title":"key_model.v <span style='color:#111;'> 519B </span>","children":null,"spread":false},{"title":"key_led.tiscmp.fast_1200mv_0c.ddb <span style='color:#111;'> 148.64KB </span>","children":null,"spread":false},{"title":"key_led.rtlv_sg.cdb <span style='color:#111;'> 6.26KB </span>","children":null,"spread":false},{"title":"key_led.vpr.ammdb <span style='color:#111;'> 423B </span>","children":null,"spread":false},{"title":"......","children":null,"spread":false},{"title":"<span style='color:steelblue;'>文件过多,未全部展示</span>","children":null,"spread":false}],"spread":true}]

评论信息

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明